IP变得更加复杂,更加昂贵

成功的半导体知识产权(IP)市场需要超过一个好一点的RTL。新进展要求一个完整的设计、实现和验证团队,这限制了公司在这个市场竞争的数量。

什么是一个IP块显著改变了自1990年代首次引入概念。最初只是一块是什么RTL(寄存器传输级)按原样发表,已经进化到包括复杂的功能,通常包括硬件和软件,模拟和数字,验证套件,合成脚本,等等。很多人没有意识到最初是不像承诺如果/到处使用范例,因为每一个“处处”是不同的。

随着行业与chiplets迁移到下一个层次的复杂性,更多的模型,可交付成果,需要和抵押品,尤其是IP和chiplets变得更加不透明。他们几乎肯定会需要制造那些chiplets并使其可用于评估,还需要某种形式的衬底或插入器的设计。

需要越来越多的开发者和集成商之间的信任。“早期的IPs的行为非常集中,单一固定功能,”雷蒙德Nijssen说,技术副总裁Achronix。“那是相对简单和相对容易理解。快进到我们现在的地方。你得到这些巨大的可交付成果。趋势是IP块继续变得更大、更复杂,也更黑box-ish。黑盒意味着随着事情的发展,你与它交互外壳是有限的,再加上也许有点,但是你有越来越少的知识深处,IP。这是一个巨大的转变。我面临的情况我知道里面的东西越来越少,和我必须越来越依赖我的IP供应商验证一下。”

在过去,可以是认为积分器可以发展自己的IP。”的一个主要原因客户会购买一个IP,在这种情况下,他们有专业技能发展相同的功能,加速投放市场的时间的承诺,”Arif说汗产品营销组接口IP主管节奏。“为了做到这一点,他们希望良好的解决方案,使集成和验证的IP尽可能简单。”

这并不像听起来那么简单。“成功设计和交付一个IP块需要有目的的方法从一开始就计划提供相同的IP核心几十个客户,“说Dhanendra贾尼,负责工程的副总裁二次曲面。“知识产权行业的核心宗旨是重用。这意味着一遍又一遍地重复提供相同的块,这意味着规划设计元素中使用不同的系统架构,在不同的细分市场,在不同条件下。”

这就是一些公司出错。“IP业务中的一个古老的谚语,“它不是IP直到你交付的10倍,”“史蒂夫·罗迪说CMO二次曲面。“口语说体现了现实,健壮的验证,建模、包装、文档、和设计支持商业级IP远比得到一个更复杂的设计块准备tape-out SoC设计你自己的团队中。我们常常看到半导体与他们最初的芯片设计公司失败,突然“主”知识产权许可。这些公司然后努力交付和支持许可的客户,因为最初的失败从来没有考虑不同SoC芯片设计用例,或过程技术,或系统环境。10倍的推论规则是IP供应商的利润十许可后才开始。”

但它已经开始变得更加困难。“作为工程将工程,你不能等着坐下来IPs的成熟,“Achronix的Nijssen说。“到那时你将无法销售你的产品。如果你不打算等待最新版本的作为PCIe成熟,最好你能做的就是使用PCI创3或创4。然后你的客户也不会买你的产品了。你必须流血的边缘,你必须接受有缺陷的IP,或者勘误表,或规范更改,或者有一个集成问题,不清楚的东西当你与其他IP集成。”

以上功能
作为IP块得到更大更不透明,变得不太接受的积分器来执行后台任务块。一个例子包括测试界面(见图1),目前需要集成到系统中。

“客户期望一个完全集成的控制器层和物理层子系统,支持可测试性和大批量生产测试中,“节奏的汗说。“IP的复杂性和相关的物理尺寸的增长增长,IP用户想要交付,简化了集成。尽管体育发展和协议控制器发展传统上由不同的团队,因为每个规程所需的专业技能是不同的,总交付了所有材料一起工作同步,消除错误在集成领域用户的网站。预计生产质量测试向量在默认情况下保证高效大批量生产。”

图1:先进的集成和测试。来源:节奏

这延伸到其他接口,如监视和调试接口。监测可能包括热传感器必须保持死在定义参数。随着行业向chiplets迁移,也必须推进的一些标准。

“有一个新的标准IEEE 1838这有赖于1149.1水龙头接口,串行接口,“说维迪雅Neerkundar, Tessent产品的产品经理西门子EDA。“这定义了一个主要开发和二次开发。如果你想堆栈死在对方之上,二次开发就跟主点击下一个死的。”

甚至IP没有硬化可以成为密切参与整个开发流程。“NoC配置器查看你需要的连接和什么层次的性能你期待,再加上一个高级平面图定义你的发起者和目标将放在你的子系统或SoC,“Guillaume Boillet说,产品管理和战略营销高级总监Arteris IP。“我们必须提高流体系结构可以简明地表达需要,探索不同的选择。扩大跨域和扩大对后端。在最新的技术节点,你不能只是希望你的拓扑会没事的。”

嵌入式fpga和硬块也有类似的问题。“很难有架子上满足多个用户,因为他们每个人都可能需要一个不同的大小的平面图,“Nijssen说。“或者他们可能想要更多的资源,或者更少,或者他们使用它的方式是不同的。有许多使用模型,这将转化为动力建模。如果我运行在不同的频率,有不同的事情,我需要担心从电能和热能的观点。”

设计和实现正日益成为workload-specific。“我们提供一个环境,让客户可以表达,以一种非常简洁的格式,交通的特点从不同的发起者,并连同SystemC模型,我们能够模拟并显示可能的瓶颈,“说Arteris Boillet。“客户可以增加自己的工作负载。这是更重要的是当你开始看非相干性的NoC,期望在哪里有足够的带宽的东西说话,而且当你使用一致的互连,以评估的正确配置缓存,你的尺寸,不同的监听功能,等等。为此,你需要有一个非常准确的观点你的工作量。”

模型的内部必须反映外部特征。”模型已经存在很长一段时间,但越来越多的模型是multi-physics模型和解决新奇的物理效应,”马克说Swinnen产品营销主管有限元分析软件。”不仅仅是时间和性能,但热影响,权力影响信号完整性的影响由于低频交流电源,安全方面,等等。信号完整性模型在本质上是电磁的,尤其对高频互连,所以如果你要做异构集成射频芯片和数字,你需要电磁建模。甚至数字线插入器需要电磁建模相比,因为它们很长芯片。虽然只有几毫米长,但他们实际上是输电线路,需要建模为这样的。”

扩展到chiplets
从世界携带到chiplets IP,但增加了很多。“就像你必须计划针对不同板上的芯片,现在你必须计划整合chiplets不同,“西门子Neerkundar说。“今天只看到垂直整合产业,这意味着chiplets都创建在一个公司。当一个公司拥有所有这些chiplet他们可以相互通信,他们可以找到一个握手机制规范是定义良好的。在未来,chiplets可以从供应商购买chiplet,作为集成商和供应商B chiplet,他们需要有一个共同的协议。有一些新兴的标准。UCIe谈到协议和测试,它集成了它们之间的互连。它还集成了如何培训系统之间的传输和接收,chiplets。”

是新兴的一些标准。“我们需要关注新兴的新协议,我们需要满足需要遵守新的协议,“Boillet说。“无论是CXL或气,因为那是我们要给PHY控制器和体育。这是我们需要做的程度在第一级。但它可以变得更加复杂,当你开始处理一个对称多处理器系统,期望是不同chiplets携手工作,有一个完全整合的一致性。在这种情况下我们的IP需要进化,这样我们有一个概念,我们称之为层次一致性,您可以配置和从一个chiplet窥探到下一个,反之亦然。当你把信封,你想让客户做这种事情,有一些期望。”

但是,标准不能覆盖所有的需求。“UCIe是朝这个方向迈出的第一步,它定义了物理接口,“说Ansys同化。“什么是还需要诸如热能和物理模型。它必须包含一个芯片功率模型(CPM)。例如,行业熟悉高频电压下降,这是由于当地的切换,但你也有低频电压降。如果一个块,或者chiplet变得活跃,吸引了大量的电力,然后关闭另一个chiplet变得活跃,您可以设置这些块之间的共鸣。我们谈论的是100赫兹-低频共振,在慢波电压上升和下降。这不是被高频分析和必须通过更多的全球看芯片。我们可以模型每一个芯片,如果把它们放在一起,看看或共振频率发生。”

Nijssen所赞同的。“也许有人想要的信息,让我去调查包共振。你需要CPM模型,这是上下文相关的。你不能提供一个模型,所有的细节,需要回答的问题,因为你需要知道使用模型。你将会运行在什么频率?你有多少频道运行?”

验证的挑战
的最大障碍一直是验证的IP范式。“全面验证,考虑所有可能的系统用例,是IP供应商的责任,“二次曲面的贾尼说。“积分器应该只需要验证正确的IP互连系统中,不是re-verify IP。启用,IP供应商应该提供集成测试和断言检查,可以在客户的SoC testbench重用。IP提供商也应该提供一个参考testbench演示典型使用RTL模型模拟。支持门和电力模拟在这个testbench可以让顾客很快的IP通过物理实现他们的选择工具流,可以跳转到第三方库和操作条件,从而使快速随笔。”

IP企业必须不断创新在他们的验证流程。“验证IP开发与实际设计抵押,“节奏的汗说。”在设计中树立信心,增强我们设计流向包括新方法的预处理和post-silicon阶段发展。这包括增加使用正式的验证方法,仿真平台和联合仿真,和现实世界的硅测试。我们现在开发测试芯片,包含整个子系统,并建立平台允许客户评价的IP在实际情况下的交通压力,运动时边界条件反复保证IP将按预期执行。我们系统实验室执行这些真实世界的测试,我们提供我们的评估平台客户。”

Testbench集成也必须考虑。“通常,IP块有自己的独立的验证环境,需要集成到SoC环境,“Ravi Thummarukudy说Mobiveil CEO。“这是不同的IP供应商可能会使用不同的验证IP,尽管它是常见的运用UVM IP级别验证和Python或c++ SoC-level验证。移植的一个子集ip级别UVM环境C水平是相当乏味。”

高度可配置的IP,所有必要的testbenches必须自动生成。“我们的方法会导致生成对应的试验台配置的NoC,“Boillet说。“我们的发电机的输出不仅是RTL。它建模、验证环境,它的文档,它的软件,我们可以提供,我们可以推出的配置NoC。”

但是如果修改IP后交货吗?RISC-V,几乎每一个客户想定制或扩展它,”Simon Davidmann说的创始人兼首席执行官治之软件。“如果你许可知识产权从安第斯山脉,或者Codasip或SiFive,然后改变它,你真的必须re-verify它。创建一个新的问题,意味着他们需要船非常复杂的验证环境。你怎么确认你修改?可扩展性的性质改变了商业模式。验证环境的一个基本组成部分IP交付。”

结论
成功在IP世界不仅仅是拥有最好的设计。有最好的设计,很容易集成和测试。要求越来越数组的工具和模型,并且越来越要求IP开发成为芯片公司,即使他们没有直接在市场上出售他们的硬化IP。

作为IP块变得更大、更复杂,某种程度的不透明是不可避免的。但做出的工作,增加水平的供应商和集成商之间的信任是必需的。这将使它成为一个新的IP公司更难以建立自己。