技术论文题为“NS-GAAFET紧凑型建模:Sub-3-nm电路性能的技术挑战”是由研究人员发表Politecnico di都灵。
“NanoSheet-Gate-All-Around-FETs (NS-GAAFETs)通常被认为是未来技术,推动数字节点扩展到低于纳米范围。NS-GAAFETs预计将取代FinFETs几年后,因为它们提供高度静电门控制由于棉酚结构,四条边的NS通道完全笼罩的大门。同时,NS矩形截面被证明是有效的推动力量由于其高饱和电流,通过NS可调宽度作为设计参数。在这项工作中,我们开发一个NS-GAAFET紧凑的模型,我们用它来连接特殊的单独设备数字电路性能参数。特别是,我们使用知名BSIM-CMG多门核心解决晶体管作为起点和发展一个特别的电阻和电容网络模型NS-GAAFET几何和物理结构。然后,我们使用开发模型设计和优化数字逆变器和一个五级环形振荡器,我们使用的性能基准测试NS-GAAFET技术。通过节奏大师香料模拟,我们调查数字NS-GAAFET性能的高性能和低功率节点,根据未来的平均节点出现在国际设备和系统路线图。我们重点分析不同工艺参数的主要关于FinFET,即。内部和外部间距器。我们的研究结果强调在未来技术节点,电介质材料的选择替代性能材料的NS定位器将越来越重要,作为相关的,相关的,甚至比照相平版印刷的一致性和决议sub-nm规模。”
找到这里的技术论文。发表:2023年3月。
密苏里州,法布里奇奥奇亚拉Elfi斯帕诺,尤里Ardesi,马西莫Ruo罗氏制药,蒋禄卡Piccinini,马可Vacca。“NS-GAAFET紧凑型建模:Sub-3-nm电路性能的技术挑战。”电子产品12,没有。6 (2023):1487。
留下一个回复