中文 英语

领域上的交叉线

域交叉的理解程度如何,特别是当它涉及多个域时?它们需要方法论和工具的结合。

受欢迎程度

如果系统架构不正确,时钟、电源和重置域会形成一个复杂的网络。跨越这些域的导线通常需要特殊处理和额外的分析。它们都在独立发展,这意味着设计人员必须跟上最新的方法指南和工具功能,以确保问题不会一直隐藏下去,直到它们在硅中暴露出来。

时钟域随着设计复杂性和第三方IP的增加而增加,它们通常与需要在特定频率下工作的I/O电路有关。随着漏电成为电池供电设备日益严重的问题,功率域也随之增加。这反过来又大大增加了与重置相关的复杂性。finfet被用来控制泄漏,但时钟和重置域的数量和复杂性继续增加。保持平面技术的设计也必须继续担心功率域。


图1:多域验证。资料来源:西门子旗下的Mentor公司

时钟爆炸
现代时钟中时钟域的数量SoC继续增长。“驱动时钟域爆炸式增长的是对动态功率的管理,”at的系统和验证组产品管理总监Pete Hardee说节奏.“理想情况下,你希望芯片上的所有计算都在其最佳时钟频率下进行,这样所有计算都在需要消耗的时间点完成。时钟不应该跑得太快。”

复杂性会掩盖问题。Real Intent总裁兼首席执行官普拉卡什•纳拉因(Prakash Narain)表示:“我们拥有多个领域的主要原因是复杂性。“复杂性的增加会导致设计的碎片化,我们希望尽可能分层地处理事情。因此,我们有更多的域名,我们需要确保一切正常工作。”

其他人也同意。“芯片越复杂,时钟就越多,人们遇到的问题也就越多,”英特尔高级产品营销经理乔•马莱特(Joe Mallett)表示Synopsys对此.“当你没有数千个时钟域时,你可以在以后的流程中进行分析,因为它并没有那么复杂。由于域的数量激增,您必须在进行设计时更早地查看它。如果您运行这些工具并得到了一个包含100,000个违规项的列表,那么您必须确定要查看哪些违规项以及如何开始解决它们。哪些是bug逃逸,哪些是真的或假的?这些工具在降低噪音方面做得很好,让验证工程师看到真正重要的是什么,并在错误变得昂贵之前找到它们。他们需要尽早开始研究这个问题,这是左倾的一部分。”

处理这些问题需要方法和工具的结合。“现在肯定有大量的方法和工具来验证主流交叉问题,”该公司产品营销经理克里斯•贾尔斯(Chris Giles)表示Mentor是西门子旗下的企业.“然而,随着功率、性能和面积的限制继续推动设计,领域交叉变得不那么孤立,更多地集成到数据路径和控制逻辑中的完整功能中。这些交叉变得并行化并分布在许多逻辑块中。这使得工具查找和验证这些交叉点更加复杂,并且审查也难以完全覆盖。”

情态会让事情变得更糟。Giles补充道:“随着团队将更多的功能和产品需求与一组网格和硅集成在一起,大型SoC设计变得越来越模态化。“如果设计中的每个块都可以以模态方式运行,那么操作的组合可以成倍地增加需要分析的域交叉的数量。”

对于那些完全了解这些问题的人来说,这似乎是杞人忧天。“近年来,并没有出现任何新的时钟、重置或电源域跨越挑战,”该公司技术副总裁兼研究员彼得·格林哈尔(Peter Greenhalgh)说手臂.“这在很大程度上是一个已知技术解决的问题。时钟、重置和电源领域的跨越挑战在移动、汽车或服务器市场之间没有显著变化。电路需要功能正确,这一点在不同市场之间是不会改变的。此外,处理这些需求所需要的东西在CPU、GPU、ML或其他IP之间并没有显著变化。唯一的区别是高带宽IP和/或高频IP需要更多的注意来保持性能。”

对领域问题的认识超越了SoC设计。“时钟域交叉问题也会导致FPGA设计中的功能不稳定,”at的市场总监Louie de Luna说Aldec.“很难理解这些问题的原因。在功能模拟中,设计可能看起来很完美,但当设计在实验室中出现时,问题就开始导致失败。”

电力领域
功率域仍然是许多设计的一个问题。Cadence的Hardee说:“从28纳米平面CMOS技术到16纳米finFET技术的过渡带来了功率方面的巨大变化。”“泄漏曾经是一个大问题,因为你不能完全关闭晶体管,所以总是有一些电流流动。这就是驱动功率控制趟车在这些芯片中,样式门控是绝对必要的,而功率门控是为了控制漏功率。但是在finFET技术节点,解决方案集中在时钟域和时钟门控确保动态功率最小化。这些问题之间有一些重叠,有时它们会相互作用。”

此外,这个问题并不像许多其他问题那样从手机行业延伸出来。Synopsys的Mallett表示:“在汽车或人工智能等其他应用领域,用例往往略有不同。“以汽车为例,汽车一直在行驶。你不会关闭驾驶辅助系统。如果在功能性和安全性之间有任何重叠,它可能会一直保持功能性。所以你不会打开或关闭它。单独的电源域没有多大意义,因为你无法节省电源。”

电源和复位
当功率域出现时,需要一种新的重置方法。”保留寄存器当有电源门控时,是很有趣的,”哈迪说。“当电源被移除时,您需要保留寄存器来存储状态,以便在所需的延迟内重新上电。在功率门控的早期,关于使用保留寄存器的决定往往是基于每个块的是或否的决定。今天,他们想优化真正需要保留寄存器的部分。与常规的登记册相比,保留登记册是有成本的,所以他们在问他们是否需要所有登记册来保留,或者他们可以只保留一些重要的登记册?你仍然需要在所需的时钟周期内移除所有的未知数。”

处理重置比最初看起来要困难得多。Real Intent的Narain说道:“在设计过程中,重置并不是一个经过深思熟虑的活动。“开机复位只是重置所有东西,但现在你有了电源管理设计,你可以关闭设计的某个部分,而其余部分运行正常。然后,在设计的其余部分运行时,您必须重置设计的该部分。你既要注意重置,也要注意从重置问题中走出来。”

重置会变得非常复杂。Mallett说:“重置域的挑战在于,单个块中可能有不同的重置域,也可能有跨越多个块的重置域。”“当重置跨越两个不同的块时,你可能有一个内存DMA已经从重置中出来,它正在将数据馈送到另一个尚未从重置中出来的块中。如果你不检查这一点,并确保它们在两者之间是同步的,你可能会遇到问题。”

这个上电复位问题把更多的注意力放在了一般复位问题上,这样没有电源域的设计开始考虑优化复位。“与不可重置寄存器相比,可重置寄存器也有成本,”Hardee补充道。“设计人员正试图优化整个重置序列,以最小化寄存器成本并保持所需的延迟。如果你仍在使用功率门控,你就会有额外的复杂性,因为你必须优化可重置寄存器,并决定哪些寄存器需要成为保留寄存器。”

部分问题是,当增加功率域电路时,设计的时间被改变了。Hardee补充道:“你必须确保顺序等价检查是能量感知的。”“你试图确保设计,无论是否有完整的保留寄存器,与已优化的设计相比,具有相同的功能行为。”

值得庆幸的是,电源、时钟和重置不会同时出现。纳拉因说:“时钟和重置之间的交叉联系实际上是相当小的。”“他们是一个问题,但不是需要签署的主要人口。RDC要求将解决方案包含在同步域中。CDC为异步时钟域。所以设计方法就是隔离这些因素。”

汽车领域交叉
汽车用芯片必须考虑功能安全。纳拉因说:“质量要求显著提高,因为故障可能更具灾难性。”“事实上,使用投票和轮询来构建冗余只是作为工具的额外逻辑。由于这些模块之间需要相关性和相关性的时间同步性,因此必须特别注意域交叉原则亚稳度,这会带来不确定的延迟。所以要求冗余模块在同步时钟域内。你不希望在这些模块之间进行异步数据传输,因为它们可能会导致时间不匹配,并导致这些本该产生相同结果的模块之间失去相关性。”

那些做了规定的人必须做一些额外的分析。“冗余机制应该考虑域交叉,以便区分需要基于冗余的解决方案的功能故障与由域交叉导致的功能错误比较,”Mentor的Giles说。“这里应该避免错误地归咎于原因。大部分问题都可以在体系结构中解决,但是随着电源、性能和面积限制推动设计,域交叉可能会深入到功能中,从而触发由实现引起的域交叉问题。重要的是要考虑完整的实现后域验证,以防止域交叉错误危及系统的安全性。”

越来越多的汽车功能需要这种级别的分析。马利特说:“过去‘不在乎’的东西,今天可能不得不被关注。”“一个简单的例子是导航系统,这曾经是一个不关心功能安全的系统。但今天,由于导航系统和驾驶辅助系统已经连接起来,这两个系统都必须担心功能安全问题。现在你必须检查每一个警告,并确保你有一个答案。你必须仔细检查报告中的每一行,确保你能解释或理解它是否会导致系统问题或功能安全问题。”

人工智能领域的交叉
大多数人工智能芯片都是在最新的技术节点上制造的,所以功率域不是大问题。“当不需要电路时,我们看到的不是功率门控,而是时钟门控,”哈迪说。“所以当电路不活跃时,它们就会控制时钟。他们并没有研究合成工具可能插入的叶级时钟门控。他们正在制定粗粒度的时钟决策,并在RTL中实现该决策。当您在RTL中使用时钟门控时,您需要顺序等价性检查,而不是逻辑等价性检查器。你正在改变这些块的时钟计划——95%的顺序等价检查用于验证RTL优化的时钟门控。”

它仍然需要仔细地进行架构,以避免不必要的活动。Mallett说:“在高层次上,你可以设计系统,使其成为一个可扩展的人工智能引擎。“你可以定义一个在数组的这个部分运行的网络,以及一个更大的网络,它需要相同东西的两个部分。然后,您可以删除不使用的部件的电源。你可以使用功率域来实现这一点,或者你可以将未使用的段保持在重置中。”

结论
领域交叉在不断发展。纳拉因说:“设计方法在发展,应用也在发展,这给工具带来了持续的压力。”“这为工具的发展创造了机会,并为所有跨领域应用程序实现了左移。”

设计师必须跟上最新的发展趋势。“畴交叉及其对硅的影响,要么被低估,要么无法理解,”贾尔斯说。“虽然核查过境点的手段几乎总是存在的,但由于复杂性、成本甚至可信度,这些方法和检查往往不被采用。如果我们仍然看到硅的问题,尽管有强大和多产的交叉验证方法,问题可能在某种程度上是采用。”



1评论

凯文·卡梅隆 说:

Verilog-AMS是用于验证电源的唯一合理的模拟环境,但我可能可以侵入SystemVerilog。回顾UPF并不是一个好计划。

留下回复


(注:此名称将公开显示)

Baidu