域上的交叉连接


时钟、电源和复位域可以形成一个错综复杂的网络,如果系统没有正确的架构。电线穿过这些领域通常需要特殊待遇和额外的分析。他们都是独立发展的,这意味着设计师必须跟上最新的方法论准则和工具功能,以确保问题不会在硅保持隐藏,直到他们接触。C…»阅读更多

重置,重置域交叉ASIC和FPGA设计


本白皮书解释Reset-related ASIC和FPGA设计问题以及概述了常用的设计技术导致安全复位实现。它继续解释关于重置域交叉影响,减轻其影响的设计方法。线头工具提供有价值的帮助设计师在重置,重置域交叉验证。阅读更多,请点击这里。»阅读更多

Baidu