作者的最新文章

自动转换Xilinx Vivado ALINT-PRO项目

通过Aldec- 7月28日,2021 -评论:0

Aldec ALINT-PRO设计验证方案执行静态RTL代码分析和设计约束在设计周期的早期,发现关键设计问题。产品帮助FPGA开发人员的挑战设计大型FPGA芯片设计和多处理器系统设备,包括高容量和高性能FPGA硬件。解决方案支持运行规则c…»阅读更多

高密度脂蛋白模拟加速芯片FPGA设计的解决方案

通过Aldec11月23日,2020 -评论:0

任务关键型FPGA设计空间和雷达应用程序继续增加复杂性,这样,他们需要一个全面的和健壮的验证环境。有半实物的解决方案在市场上,利用FPGA板,但当谈到建立自定义逻辑功能覆盖率和调试,用户通常需要回到HDL模拟……»阅读更多

澄清语言/方法混乱

通过Aldec- 10月28日,2020 -评论:0

工程师在现代,大型FPGA设计面临多重挑战:改变语言,方法和工具实现它们。现在很多设计包含硬件和软件两个方面只增加了混乱。本文试图澄清情况。点击这里阅读更多。»阅读更多

- 254年需求跟踪吗

通过Aldec- 2月27日,2019 -评论:0

做- 254执行严格的商业需求驱动的过程开发机载电子硬件。——254年,需求必须驱动设计和验证活动,和需求可追溯性有助于确保这一点。本文解释了需求跟踪背后的基本原理包括正确的目的及由此产生的利益。点击这里重新…»阅读更多

在FPGA时钟域交叉的世界

通过Aldec1月30日,2019 -评论:0

时钟域交叉(CDC)问题导致大量的失败在ASIC和FPGA器件。随着FPGA的复杂性和性能增加,疾病预防控制中心的影响问题设计功能会更强大。本文概述了CDC FPGA设计问题及其解决方案。各种设计技术提出了一起真实案例Xilinx FPGA和英特尔设备。更多的进口…»阅读更多

- 254解决方案蓝图吗

通过Aldec12月19日,2018 -评论:0

美国联邦航空管理局(FAA)识别常用工具的使用FPGA设计和验证,如RTL模拟器,合成,&路由和静态时序分析的地方。木豆和B fpga,联邦航空局也承认其他工具,提高设计、验证、可追溯性和项目管理,包括需求管理、跟踪、测试管理、德……»阅读更多

重置,重置域交叉ASIC和FPGA设计

通过Aldec11月- 28,2018 -评论:0

本白皮书解释Reset-related ASIC和FPGA设计问题以及概述了常用的设计技术导致安全复位实现。它继续解释关于重置域交叉影响,减轻其影响的设计方法。线头工具提供有价值的帮助设计师在重置,重置域交叉验证。阅读更多,请点击这里。»阅读更多

产品毛羽与ALINT-PRO Active-HDL之内

通过Aldec- 10月24日,2018 -评论:0

Active-HDL提出了一个通过集成ALINT-PRO early-bug-detection流。Active-HDL用户具有访问两个不同的产品毛羽的方法支持ALINT-PRO:完整的芯片级产品毛羽和单位产品毛羽。两种方法相互补充,通常应用在设计周期的不同阶段。单位产品毛羽是一种相对较新的方法,也可以化合的……»阅读更多