集成电路测试:做它在正确的时间在正确的地点

在现实世界中,我们是奴隶我们的环境。我们所做的决定都是依赖于可用的资源在任何给定的时间。在学校,我记得有一个二元决策图(BDD) variable-ordering算法依赖于部分BDD。是最好的算法来确定设计变量的BDD排序?可能不会。但是,它很容易做一个同事在做研究部分bdd,我和他写的软件。当我写论文,写的好像是最好的方法来确定变量的BDD排序。如果你注意技术的开发环境中,您将看到在几乎所有情况下两者之间的关系。

集成电路测试应该完全实现在RTL级?这个问题不断涌现,需要停下来思考,这是为什么呢?是因为一个厂商在RTL级的一切吗?做了一个相关的环境解决方案,或者真的是最好的位置做所有的测试任务?在这篇文章中,我们看的一些技术实现在集成电路测试和尝试确定正确的方式应该是implemented-independent的环境。

选择
任何测试逻辑插入在RTL级功能的优点是它可以在非常早期阶段的设计验证。此外,有很多优点测试逻辑处理功能逻辑一样在剩下的流。

集成电路测试是关于制造缺陷。由于集成电路测试的高质量要求,需要测试功能设计的具体实现。进一步的测试完成准确的布局设计、更无效的解决方案。

门级(逻辑门等和/或/发票/ FF)是测试生成和故障仿真算法发现效率,使自动化非常大的设计。

扫描插入
最基本的类型的DFT在集成电路测试扫描插入,FFs连接在单个或多个连锁店加载和卸载测试刺激和反应。这个设计创建步骤需要MUX的时机引入扫描插入在每一个FF合并的功能优化的设计。此外,今天创建的扫描链功能利用移位寄存器和multi-bit FFs的设计优化是在合成过程中设计的决定。如果扫描链在RTL级定义,它将很难将单独的扫描链的功能描述与合成的优化做的逻辑。因此,对扫描插入最好的地方是,这一步是在合成过程中完成的。自扫描设计要求很容易由几个连锁店或指定最大链长度限制,扫描成为为数不多的IP创建结构在合成环境中执行,这是一个翻译功能。

还需要扫描链layout-aware。今天与流动,允许交换FFs的扫描链之间通过scandef流合成和布局,和扫描链功能可以保留在合成步骤没有扰乱总流量。

包装器
包装是特殊的扫描链,隔离块测试应用程序过程中从一个另一个。块的测试调度策略决定了包装器存储在哪里以及如何在设计中。因此,包装的位置是已知的在设计的早期阶段。由于包装FFs的开销,重要的是要将包装器FFs与功能性FFs当功能性FFs包层次结构的边界。这个合并顺序的元素不是正常功能的合成步骤,和,因此,需要特殊的合成实现。合成大设计,使用包装器每个块为基础完成流包装器插入最适合的地方。因此,包装器插入最好在合成时合成的中间步骤是执行工作。

测试点
测试点代表的逻辑门的额外分列在网可控制性和可观测性的功能逻辑设计。由于不同时间控制和观察角度的影响,重要的是让测试点的类型之间的权衡时机临界路径的影响。因此,一个人不能确定一个测试点设计独立的计时信息。插入测试点的最好是在合成完成。

测试点的另一个方面是分析测试点添加什么样的设计。测试点的目标是提高故障覆盖率的设计或改善自动测试模式生成的测试模式计数(生成)相同的故障覆盖率。测试点识别应该只做在同一水平上生成,这意味着测试点分析应该在门口的水平。鉴于灵敏度的测试点在测试生成算法执行,同样重要的是,所使用的网表来确定测试点是一样的,当执行生成时间。因此,我们不应该使用不同的合成引擎获得网表测试点识别比用于创建最终的运行生成的网表。

压缩
扫描压缩编解码器坐在之间的扫描路径扫描输入/输出和内部扫描链。编解码器本身定义的扫描链连接的数量。从理论上讲,扫描链的数量由# FFs / max-chain-length决定。如果这个数学是正确的,之前的编解码器可以定义扫描链构造。然而,这种数学是许多设计约束如时钟,权力,使用预先存在的扫描段和使用multi-bit FFs。因此,当一个人的预期n扫描链,现实是设计可以稍微或略少扫描链。扫描的编解码器结构对齐,两个需要同步。为了防止丑多路流,编解码器应该构建扫描链的数量被确定后在合成流。

在工作区不匹配的扫描链编解码器可以确定,他们只工作几个有限的场景。如果编解码器完全组合,可以创建一个编解码器在扫描链没有复杂的流动通过构建一个编解码器,可以连接到比流可以创建扫描链。在这种情况下,合成的优化将扫描后的编解码器的晃来晃去的逻辑链相连。这个解决方案不会为顺序编解码器在一般情况下工作。

codec-to-scan链连接代表高扇出连接和一个广泛分布的情况扫描链带在一起。这将创建一个布局的问题,尤其是在高扫描压缩的实现。因此,它是非常重要的,身体流的编解码器实现同步数字设计。因为合成处理的物理信息,编解码器的实现应该在合成流中使用它。

MBIST
内存阿拉伯学者(MBIST)是主要的方式嵌入记忆测试设计。考虑到所有可用的信息是非常早期的设计流程,MBIST在RTL实现的理想位置,这样它可以在设计的早期进行验证。

LBIST
像压缩,逻辑阿拉伯学者(LBIST)功能位于扫描路径连接的连接顺序逻辑很多扫描链。因此,它的实现是适合在同一位置扫描压缩。鉴于几个设计实现LBIST和扫描压缩和合并两家有好处IPs, LBIST是最好的实现完全相同的方式扫描实现压缩。

总结
有许多方面的DFT实现逻辑,在今天的设计成功测试数字集成电路。这些技术在不同的位置有不同的需求和优化实现集成电路实现的流。限制他们都在RTL级或一次性实现是一个次优的决策,从而导致复杂的测试实现流或次优的结果。在这篇文章中,我们发现,对于每一个技术,有一些控制驱动程序确定要实现最好的位置。实施扫描链,最重要的要求是与多位数FFs和预先存在的扫描路径。

在技术实现也决定了数量的控制必须解决方案。例如,在RTL扫描链可以显式地定义,用户完全控制的扫描链的每一个方面,而能够控制时钟的链长度和混合边缘与简单的命令给自动化的实现。