如何保障设计接口的内存

达纳·布雷特默多克

2017年,信用局Equifax宣布,黑客已经突破了系统,1.47亿人的个人信息。结果,该公司已解决了集体诉讼的4.25亿美元援助那些影响,包括身份盗窃、欺诈、经济损失,和清理费用损失。是否威胁是身份盗窃、欺诈、国家安全、数据安全、或一些组合,这一切的中心,必须受到保护。虽然Equifax黑客通过一个安全缺陷被处决一个软件工具,这是一个发人警醒的故事关于你为什么需要保护数据在你的电子系统。漏洞的存在不仅在软件硬件。

随着系统越来越复杂,硬件可以是一个点的那些邪恶的意图。Multi-chip设计获得牵引力,攻击表面增加。

安全是半导体行业中占据中心舞台。确保芯片系统(SoC)接口和数据,在他们可以防止数据被访问,删除,或者被糟糕的演员。无论你是保护数据在高性能计算(HPC)、移动、物联网,或汽车soc、安全的实现需要优化保护接口的性能,同时减少对延迟和面积的影响。

高带宽等接口DDR正在增加,他们世代的速度继续增长。如果你想保护你的数据,其中的一个关键领域,以确保你的动态随机存取存储器(DRAM)芯片外。

过去十年的大部分时间里,学术研究人员警告说,Rowhammer攻击和的可能性谷歌的Project Zero发现了另一个名为漫游的脆弱性,特定的DRAM。DRAM漏洞可以利用在真实的场景中,这是至关重要的防止攻击如Rowhammer,漫游,和冷启动攻击阻止坏的演员阅读或腐蚀数据或检索密钥,这是安全的基础。因为信息是移动更快,系统越来越复杂,风险越来越大,保护数据不应该事后但硬件设计不可分割的一部分。

记忆的攻击是如何工作的

这里有一些DRAM特定漏洞的例子:

1. Rowhammer:攻击者利用Rowhammer策略打算修改或破坏数据。Rowhammer攻击在内存读取数据行多次在高速度,使其翻转位(从1到0或0到1)相邻页表条目的行。通过这种方式,攻击者可以获得整个物理内存的读写访问,根据Project Zero团队在谷歌。DRAM芯片缩水,他们更加容易受到这种类型的攻击,因为晶体管包装得更密集在一起,在这样的攻击增加溢出的风险。
2. 漫游:漫游是用来窃取数据传输的系统。漫游使用同样的原则作为Rowhammer攻击,但它读取信息而不是修改,威胁到保密的数据存储在内存中。通过使用漫游,攻击者可以从DRAM中提取信息。
3. 冷启动攻击:在这种情况下,攻击者的物理访问您的系统。他们可以使用访问一个特定的系统上做一个硬重置,pre-boot物理内存数据的访问来获取加密密钥,并造成严重破坏。

维护你的内存接口设计

内存和存储安全保护存储资源及其存储的数据,无论是在内部和外部的云数据中心。需要更高的能力,更快的访问,和加速处理增加,设计师正在向高性能、低延迟记忆加密解决方案保护性能同时保护数据在最新一代的DDR LPDDR GDDR, HBM内存接口。

纠错码(ECC)是一个受欢迎的缓解策略的保护,但它只提供了一个有限的弹性。ECC不提供安全,因为它让更多的漏洞未被发现的腐败,使它成为天真的完整性保护方法记忆。设计师经常使用ECC作为权宜之计之前采用适当的加密算法。

最好的方法保护内存接口是解决数据的机密性和完整性的设计、基于标准的加密。例如,通过使用AES-XTS加密对于数据保密,Rowhammer攻击是可以预防的。而平价/ ECC可以赶上1 -或2比特翻转,加密覆盖所有的碎片。与加密,数据写入记忆更像是随机数据和创建Rowhammer模式几乎不可能。存储加密和正确刷新键也防止漫游和冷启动攻击。除了数据机密性,安全性可以增广数据真实性,可以解决使用加密散列算法等策略,以确保恶意演员没有修改该数据。

使安全的一部分DDR接口设计从一开始是具有挑战性的。安全必须做正确的,因为一个薄弱环节可以妥协的系统和数据。例如,它的密钥生成和管理是至关重要的一个信任/安全区域的SoC和分布式加密模块通过专用通道。回读密钥的保护和控制配置还需要整体安全体系结构的一部分。

另一个挑战是,记忆的加密有成本,包括开销将影响力量,性能、面积(PPA)和延迟。你的挑战是使你的DDR接口设计安全、符合标准,高度优化。

我们迅速采用完整性和数据加密(IDE)安全PCI Express(作为PCIe)和计算表达链接(CXL)接口。现在我们看到一个类似的轨迹在内存接口,如DDR和LPDDR。因为技术ever-changing-criminals得到更聪明的方法作为工程师设计solutions-whatever安全战略你聪明的选择应能使正在进行的适应不断变化的威胁生态系统。

在你的SoC策略确保DDR接口

这里有一些策略来帮助你开始,以确保你的SoC的DDR接口:

• 设计一个安全基础设施的基础,包括认证和密钥管理的控制平面和数据平面的数据加密和完整性。
• 符合标准。内存数据的机密性,利用基于标准的加密算法,如AES-XTS,与所有关键尺寸,由NIST SP800-38E定义的。
• 实现高度优化的解决方案这可以有效地扩展支持最新的内存接口所需的带宽。利用管线式架构与有效的调整计算,关键更新和低延迟。考虑优化选项,如运行多个AES轮周期和使用特定AES天地盒的实现更优的区域或最大频率。
• 支持按区域加密/解密为不同的用例提供了灵活性。
• 使用密钥生成和管理在一个安全的环境。内存控制飞机组件用于身份验证和加密解决方案要求管理。通常情况下,这是通过一个安全的飞地和根的信任。需要通过固件更新来帮助适应未来证明你的密钥管理策略,包括潜在的算法变化。

一个解决方案可以使用安全的DRAM关键数据加密数据,然后再把它寄到DDR控制器,但这不是理想的加密块必须管理许多行动以确保数据包正确大小的。例如,一个应用程序写入一个字节的内存——加密需要读到内存块位置,新写的字节合并,最后写回内存。加密从内存越远,你越要管理。这将影响你的绩效预算昂贵的命题为你的内存带宽和你必须当心退化,因为整个SoC移动数据。

最优的解决方案是紧密结合的加密/解密DDR或LPDDR控制器,从而实现最大的内存和效率最低的整体延迟。控制器是尽可能接近的记忆。

完整的Synopsys对此IME DDR / LPDDR保护数据的安全模块

Synopsys对此内联存储加密(IME)对DDR / LPDDR安全模块有助于确保保密的数据在使用内存接口或存储在片外存储器。它是符合标准的,certification-ready,开箱即用的解决方案基于AES-XTS算法,使高效的吞吐量内存控制器,包括Synopsys对此DDR5或LPDDR5控制器。它支持所有AES-XTS的关键尺寸,包括128位,256位键支持可伸缩的128位,256位和512位的数据路径。的内联存储加密(IME)安全模块给你按区域内存保护通过每地址或边带键选择,具有非常低的延迟,可以针对特定的应用程序与最佳PPA。记忆在Synopsys对此启用加密DDR5和LPDDR5控制器,拯救你的表现更好地利用预算和交付延迟最低的行业。

随着我们的世界在云中运作越来越频繁,有更大的需求更多的虚拟化,必须反映在你的内存保护。的Synopsys对此IME安全模块允许数据保护管理各地区开始从不同的虚拟环境,非常适合支持各种云计算虚拟化环境。

Synopsys对此提供完整的符合标准的安全的接口解决方案使用最广泛的协议,其中包括作为PCIe完整性和数据加密(IDE),CXL IDE,DDR / LPDDR输入法,HDMI /显示端口高清内容保护(HDCP) 2.3,以太网MACsec安全模块等等。解决方案解决最具挑战性的要求,使设计师能够快速实现所需的安全在soc与低风险和快速投放市场的时间。

布雷特默多克和产品线经理主任内存接口IP Synopsys对此解决方案组。