真正的3 d-ic问题

将逻辑逻辑可能听起来像一小步,但几个问题必须克服使它成为现实。

真正的3 d包括晶圆堆在一起其他高度集成的方式。这是非常不同的从2.5 d集成,逻辑是并排放置,由插入器连接。还有一些中间解决方案今天重要的记忆是堆放在逻辑,比如HBM栈中找到。

第一个真正的3 d-ics是接近。“会有一些测试芯片发生今年向后面的部分,包括全部logic-on-logic,“Vinay Patwardhan说,产品管理组主管在数字和验收小组节奏。“到明年年中,我们可以期待一些现实logic-on-logic芯片,特别是与多个人工智能核心的东西。这些公司正在运行的区域在一个死。这些设计都是接近十字线大小限制,超过600或700毫米平方。他们正努力去full-3D堆栈下一代设计,因为它不需要太多的架构变化。但削减它们堆积是一个物理变化。”

其他3 d目标可能更远,比如堆栈异构死亡。”这就要求一个真正的3 d砂矿和路由器在异构堆栈,”罗伯•艾特肯表示Synopsys对此的家伙。“它必须知道构建任何逻辑路径,穿过死了,你需要两个单独的库。他们很可能是两个不同的技术节点,但现有工具和流动假设一致的库,和这些假设是烤相当深。它不是想象的工具可以修改处理。但也有一些基本假设的工具需要改变。”

物理问题
一个关键的经验2.5 d集成是重要的机械问题存在两个结的死亡。“你只要两个模具集成在一起,介绍压力,”Thomas Uhrmann说,电动汽车业务发展总监。“如果你看看插入器的问题,大多数断裂点的连接,和创造可靠性问题。你不应该低估的复杂性来自于处理的混合材料。中间的死,你可能已经填充不足。当你治愈,它收缩。造成压力,尽管它稳定的连接。与3 d集成这一问题转移到另一个维度”。

这些问题很容易理解这一点。“更有趣的异构堆栈问题当你开始混合不同的材料,“Synopsys对此”艾特肯说。“当你有CMOS堆放在CMOS,即使它是一个不同的节点,它可能表现出机械的方式是有意义的。如果你决定叠氮化镓器件硅,或放一层其他对象,有很多很酷的事情你可以做。但你开始得到一些有趣的机械问题,需要大量的思想。”

另一个物理问题是热。“今天热可能是最大的挑战,”托尼Mastroianni说,先进的包装解决方案总监西门子EDA。“虽然HBM做成堆的12死,这是一个非常不同的问题,因为它是记忆,而你只会使其中一个栈。他们不是同时开火。他们不需要担心热管理。实际限制今天可能是三个死,甚至会是一个挑战。”

但这并不是都是坏消息。“3 d配置有助于通过减少一点动态力量,“节奏的Patwardhan说。“2.5 d,信号必须穿越一个大死,然后在插入器旅行到另一个死,导致长导线的长度。当你有一个堆死,你可以在Z方向路线,减少线的长度。动态功率,开关电源,减少在一个3 d的配置。如果叠加发生正确,开关元素都死了不切换的同时,可以有效地使用3 d堆栈,以减少电力或热足迹。如果有太多的切换发生在两个层同时,热影响,烟囱效应,发挥作用。”

这是一个3 d技术申请。“如果你相信黑硅的概念,不是所有的设备需要在所有的时间,那么你可以在概念上师3 d堆叠的方式你能够管理力量和热量的热所以不是问题,”艾特肯说。“你可以把以前的东西实现尽可能大的2 d对象和实现它更小的3 d对象。”

在任何情况下,它将需要早期的分析。“你必须做一些热特性从很早开始,place-and-route之前,”约翰说公园,产品管理组定制集成电路和电路板组主任节奏。“你需要输入参数数据的能力描述每个chiplet的功耗,成型复合使用,参数化描述你期望一个潜在的散热片是什么样子,包装它的大小,因为那是自然系统的一部分,帮助分发热量,甚至PCB的大小,进一步帮助。在原型阶段,你开始看什么东西可以堆叠,甚至在一个二维的世界里,他们可以有多亲密,什么类型的芯片或chiplets最适合堆积基于早期关于设计的知识。”

Inter-die连接
芯片之间通信时,即使在整个芯片插入器,高速通信需要复杂的物理、并行转换器,和通信协议,以确保数据的可靠传输。“你需要phy高速接口2.5 d,因为你开车到两毫米,“西门子Mastroianni说。“你担心时间和同步和处理信号完整性问题。但真正的3 d,因为逻辑是纳米或微米,您可以使用常规的盖茨,常规的标准电池。他们有特殊的细胞,有一点ESD建成的,但本质上你不需要那些物理。相反,你只需那些逻辑接口讨论常规逻辑。你必须做一些同步时钟,但正常的STA逻辑类型的东西和时间优化。”

创建一些不同的问题。“你有更多的机会栈之间的互联,并将成千上万的phy是行不通的,”艾特肯说。“但你必须关心测试的这些东西,这些东西的签字。你会开车吗?你会有一个逆变器驱动一块金属,连接到一个匹配缓冲区在另一边?或者你打算放在某种MUX,这样您就可以做一些测试?或者你要接触晶片探针,或你打算忘掉整件事而不是测试,直到你建立吗?”

设计社区试图回答这些问题。“通常pre-bonding和post-bonding OSATs执行测试,“Patwardhan说。“直接探测这些micro-bumps,小于10微米,可能或不可能与今天的测试技术。很多测试是通过测试路径定义在两个模具。他们插入可编程e-fuses开路运行测试。我们必须确保,无论测试插入,从EDA的角度来看,我们遵循新兴IEEE 1838标准,确保所有这些检查可以通过完整的EDA流。测试将发展成为这些混合债券变得更加主流。”

模型和自动化
3 d-ic需要一些重大升级现有的EDA工具和流动。

“我们称之为三米的,”马克说Swinnen产品营销主管有限元分析软件。“这是multi-physics、多尺度和multi-organizational挑战:

1. 有multi-physics挑战热、机电、机械、电磁。这些问题是传统芯片设计师不必太多担心,除了射频。
2. 有多尺度挑战从纳米芯片上通过对包在一个3厘米毫米d-ic插入器。这是你包括六个数量级。传统上,这些已经被三个不同的处理工具。3 d-ic,这些都需要合并成一个。
3. 它已成为multi-organizational问题。这个技能在行业确实存在,但是他们分开在不同的团队中,有时不同的公司。3 d-ic公司,他们将不得不重新构建组织召集一个团队,封装了所有的专业知识你需要解决这个问题。你不能把它扔在墙上一些远程团队,然后到另一个世界各地的团队,设计团队。”

今天许多问题是扩展的使用,可能会引入阶段。“第一阶段可能会支持均匀死了,“Mastroianni说。“所有的模具将在相同的技术。使它容易一点,但最终真正利用这项技术,您希望能够利用不同的流程技术,不同的节点。这将需要公共数据模型能够执行定时关闭。此外,当所有设备是不一样的死,你不能假设它们都是速度快,或慢慢。你必须处理。芯片上的变化是一个统计方法,你对多少时间可以做出一些假设不同。它基本上是开销你构建你的设计。但是如果你有不同的芯片制造的单独运行时,你不能假设任何关联,他们完全不相关的。 So, you have to do a more extreme corner optimization analysis.”

地点和路线不仅工具必须重新架构Z维度,他们也必须变得更热。“我们已经有了2 d设计工具活动意识到,“Patwardhan说。“砂矿和其他工具有能力采取VCD文件,代表了最坏情况的活动。可以聚合,从模拟,然后细胞发生在这样的位置热点展开。它是一种迭代流程,我们所做的第一个位置,裁剪,时钟树综合之后,我们可以完善活动的位置使用一些数据。这是一个权力density-based流。这可以扩展到三维。我们正在做这个,有一些早期的原型,我们可以把活动信息,然后使用早期的热分析,基于静态电流或全动态活动,和基于3 d位置决定。我们现在增强了我们的2 d放置引擎,我们必须扩大它的Z维度,它是一个多目标砂矿。热效果可以直接建模为客观砂矿。”

另一个简化可能出现在早期的工具是一个限制,Z维分区。如果宏观细胞或IP块保存在一个死,他们可以签订的在一个死而不是要等到整个堆栈是逻辑上组装。

“有些人谈论消除限制,“说公园。“他们称之为macro-folding。在模拟世界里,他们称之为电路折叠。如果你有一个非常小的形式在平面上,但是他们有一些空间垂直,有些人彼此谈论折叠的宏。我不知道任何设计,实际上是在生产中,但肯定有一些能力的客户谈。用折叠可以让它一种平面尺寸的一半,和一点点厚垂直意义。”

结论
当从一个技术节点迁移到另一个地方,总是有新的效应,必须照顾,和新的限制或限制放置,以确保一个简单的路径来签字。新的机会,可以利用。

从2.5 d迁移到3 d让那些之前迁移看起来简单。3 d-ic扰乱的方方面面工具、模型、流程,甚至组织。看来,这个行业将会处理这些问题,当有人需要和欲望来解决这个问题。但在这之前,它可能成为未来的一个有趣的问题。