中文 英语

改善PPA与人工智能


AI / ML / DL开始出现在EDA工具对各种半导体设计流程中的步骤,其中许多旨在改善性能、还原能力,加快上市时间捕捉错误,人类可能会忽视。不太可能复杂的soc,或异构集成先进的软件包,曾经在第一个硅将是完美的。不过,一些常见的错误……»阅读更多

挑战与叠加记忆逻辑


专家表:半导体工程坐下来讨论的变化设计所需的工具和方法3 d-ics Sooyong金正日,Ansys和产品专家3 d-ic主任;肯尼斯·拉森,Synopsys对此产品营销总监;西门子先进的包装解决方案主管托尼•Mastroianni EDA;产品管理组主管和Vinay Patwardhan节奏……»阅读更多

低功率芯片:小心


低功耗设计高级节点和高级包装成为一个多方面的,多学科的挑战,一长串的问题需要解决个人和上下文中的其他问题。随着每一个新的前沿流程节点,越来越密集的包装,潜在的问题越来越多的交互。这反过来会导致贫穷的收益率,因为……»阅读更多

寻找权力漏洞


多大的权力是你的设计意味着消费在执行一个特定的函数?对于许多设计,得到这个权利区分成功与失败,但知道正确的数量并不像听起来那么容易。重大差距保持权力分析可能预测和硅之间消耗。尽快知道差距已经关闭,新的挑战和需求被放置在…»阅读更多

在7/5/3nm力量和性能优化


半导体工程坐下来讨论功率优化奥利弗国王,首席技术官Moortec;若昂Geada的解释,在Ansys首席技术专家;高级副总裁恐龙Toffolon Synopsys对此工程;工程主管布赖恩•鲍耶导师,西门子的业务;高级营销主任Kiran Burli Arm的物理设计团队;高级产品管理锦Kittrell d组…»阅读更多

监控热在人工智能芯片


Moortec的首席执行官斯蒂芬•Crosher谈到监控温度差异在人工智能芯片和芯片上如何让大部分的电力可以交付给一个设备和准确性是至关重要的原因。»阅读更多

片上监测FinFETs


首席执行官Stephen Crosher Moortec,坐下来与半导体工程讨论片上监测及其对功率的影响,安全性和可靠性,包括预测性维护。以下是摘录的谈话。SE:你看到什么新问题在设计?Crosher:有挑战的新兴公司致力于先进的节点,包括缩放和反式……»阅读更多

扩展IC路线图


Steegen,半导体技术和系统的执行副总裁在Imec,坐下来与半导体工程讨论IC缩放和芯片封装。Imec正致力于新一代晶体管,但也为集成电路包装开发一些新技术,如专用硅桥,冷却技术和包装模块。下面是t的摘录……»阅读更多

Baidu