利用AI改进PPA

AI/ML/DL开始出现在EDA工具中，用于半导体设计流程中的各种步骤，其中许多旨在提高性能、降低功耗，并通过捕捉人类可能忽略的错误来加快上市时间。

不太可能把复杂的soc，或者异构集成在一起先进的包，永远不会完美的最初的硅。尽管如此，常见错误的数量，甚至一些意想不到的异常，可以大大减少如果人工智能/毫升/戴斯。莱纳姆:无论晶体管阵列有多密集，计算元素的组合有多复杂，工具都知道它们在寻找什么。此外，AI/ML/DL可以帮助识别动态功率密度会导致问题的地方，并提供散热的选项。

考虑物理验证例如，这是设计签字前的最后一次检查。“我们正处在一个交叉点，我们开始看到对一些人工智能技术的需求。西门子数字工业软件．“但人工智能的概念有点不同。我们的存在就是为了确保我们能找到每一个问题和每一个错误。人工智能的局限性之一是，它只需要做出快速和相当准确的猜测，而相当准确是不够的。但是有些事情我们可以做。当你在进行物理验证时，它不是“一件事就完成了”。’尽管我们很想通过构建来纠正错误，但我们确实会犯错误，我们会修正它们，然后再次运行，发现新的错误。”

人工智能可以通过训练在多个设计中发现这些错误，这反过来有助于加快设计过程，减少对某些错误的需求guard-banding改善整体PPA方程。它还可以通过更快地分析更多数据来优化性能。

该公司人工智能解决方案高级总监Stelios Diamantidis表示:“使用基于人工智能的设计技术，我们的客户表示，与手动调优相比，他们能够显著降低25%或更多的功耗。Synopsys对此．“这种对已经优化的设计的改进是惊人的。”

虽然EDA公司直到最近才开始谈论人工智能，但他们一直在探索在哪里以及如何在未来十年的大部分时间里最好地应用人工智能。2020年，一项旨在优化功绩数字(FoM)，定义为“标准化性能指标的加权和”，该会议在第57届设计自动化会议上举行。该实验表明，与人工智能相关的深度强化学习(深度RL算法)工具在某些任务中可以胜过人类。

在6个小时的实验中，基于图形cnn的强化学习(GCN-RL)算法与其他技术进行了较量，包括传统的黑盒优化方法(贝叶斯优化，进化算法)，随机搜索，以及具有5年经验的人类专家设计师。实验结果表明，结合迁移学习的RL可以获得更好的FoM。换句话说，基于人工智能的工具可以使晶体管尺寸和设计移植更加有效和高效。（表四。）

今天，包括谷歌、NVIDIA、Synopsys、Cadence、三星和西门子在内的许多公司，要么已经开始在芯片设计中使用人工智能，要么预计将使用人工智能。那么，人工智能将如何改变芯片设计格局呢?

芯片设计过程与挑战
直到最近，芯片都是由人类在电路和逻辑设计、路由、布局、模拟和验证中使用各种自动化设计工具来设计的，以最大限度地减少错误，同时减少时间和成本。这个过程可能相当乏味和耗时。

图1:来源:einfochips

设计芯片有很多步骤。该过程从规范或架构定义开始，然后是逻辑设计和RTL综合。一旦电路得到验证，就开始进行楼层规划、路由和验证。最后，一个数字格式的IC布局文件，如常用的图形设计系统(GDS II)文件被发送到代工厂。

设计团队如今面临的三大挑战是:日益增加的复杂性、整个供应链成本的上升，以及缩短交付时间以适应日益狭窄和特定领域市场窗口的持续压力。

随着越来越多的晶体管被压缩到不断缩小的芯片尺寸中，芯片设计的复杂性逐年增加。晶体管的数量已经从几千个增加到几十亿个。对于单个芯片，晶片尺寸通常是十字线尺寸，并且晶体管密度在每个新节点上都在增加。除了逻辑和电路，芯片设计师还必须考虑结构、几何形状、邻近效应和用例。

将数十亿个晶体管和各种互连、存储器、I/ o和电源管理系统放置在一个小区域内是一项艰巨的任务。关于在哪里放置组件或块的每个决定都可能影响芯片的性能和可靠性。专业设计人员依靠经验和专业知识，在尽可能小的模具面积内实现尽可能低的功耗和尽可能高的性能。优化PPA是一个持续的挑战，需要进行许多权衡。

它也很贵，而且成本正在显著上升。国际商业战略公司(IBS)首席执行官汉德尔·琼斯(Handel Jones)表示，设计28nm芯片的平均成本为4000万美元。“相比之下，设计7nm芯片的成本为2.17亿美元，设计5nm器件的成本为4.16亿美元。3nm设计成本将高达5.9亿美元。”

这也只是设计方面的问题。但是芯片制造商在更短的时间内推出更小的芯片尺寸产品的持续压力会增加错误的数量，并不是所有的错误都可以轻松修复。

人工智能带来了什么
AI可用于帮助管理芯片设计的复杂性，减少错误并在多个层面上缩短开发周期。例如，在芯片设计中使用传统工具进行路由可以自动化90%的工作。最后的10%还需要一个有经验的设计师来完成，这可能是设计过程的瓶颈。但通过将资源分配到最具挑战性的问题上，人工智能可以在整个设计过程中提高效率。

“这一切都是关于效率的。Rambus．“从本质上讲，人类设计师使用工具来实现优化。但人工智能可以在更少的周期内加快速度。人工智能引擎可以输入预先设定的规则来实现更好的推理。应用强化学习规则，基于人工智能的设计工具将会越来越好。随着时间的推移，它将帮助设计人员实现几乎无错误的解决方案，并且比人工更有效地优化PPA。此外，由于速度是这里的一切，考虑芯片到芯片的内存速度也很重要，因为AI需要快速访问大型数据库。”

其他人也同样热情高涨。西门子数字工业软件IC设计组产品工程总监John Stabenow表示:“人工智能将进一步实现芯片设计自动化，特别是在布局过程中。”“已经证明，在模拟电路设计中使用机器学习已经提高了生产力。在布局上，机器学习将用于建议finFET节点中的最佳设备布置，以最大限度地减少互连寄生。当芯片设计涉及MEMS时，例如加速度计和陀螺仪，AI可以在参数化设计流程中使用，以共同设计IC和MEMS器件。这将使设计人员能够比使用传统设计流程更快地集成MEMS、IC和软件，使设计人员的工作更加轻松。”

人工智能如何学习
人工智能机器可以在很短的时间内，在模式识别和匹配方面做得更好，而且比人类快得多。人工智能不会从零开始学习。在大多数情况下，AI代理(处理器)将被预先训练或输入大量数据，例如15,000个楼层规划样本。在这一点上，人工智能机器已经获得了一些智能。

此外，人工智能机器将利用强化学习(RL)使其更加智能。RL是一种机器学习技术，可以帮助智能体在其交互环境中通过自身经验的试错来学习。

这个过程使用奖励和惩罚模型。AI模型将从初始状态(输入)开始，并交付某些结果(输出)。然后，人类用户/设计师将奖励或惩罚模型。该模型将不断学习，并根据所获得的最大奖励提供最佳结果。当人类设计师接受人工智能模型的建议时，人工智能模型会将其视为奖励。相反，当人工智能的建议被人类设计师拒绝或否决，因为他或她认为有更好的解决方案，人工智能模型会认为这是一种惩罚。RL的学习过程还在继续。随着时间的推移，人工智能模式会越来越好。

“机器学习是人工智能的一个子集，指的是机器在没有外部编程的情况下思考的能力。传统设备的编程带有一组关于如何行动的规则，然后采用if-then-else语句的形式。但机器学习使设备能够根据它们接收的数据不断思考如何采取行动，”西门子数字工业软件高级副总裁兼总经理Ravi Subramanian表示，“在IC设计的背景下，要让AI学习，有三件事是必要的。首先，必须有可用的数据池。这就是数据湖。它可以采用RTL IP、GDS2、c代码、SPICE网表等形式。其次，它需要一个模型，使基于人工智能的系统能够适应、学习、即兴发挥和自我推广，这样它就可以根据新的输入进行预测，而不是来自数据湖。第三，基于某种指标的决策函数必须存在，基于实现该指标的奖励机制应该可靠。”

萨勃拉曼尼亚指出，人工智能本身并不做决定。“人工智能是关于一个系统在新环境中适应和即兴发挥的能力，概括其知识并将其应用于不熟悉的场景。这个定义来自于谷歌的人工智能研究负责人弗朗索瓦·乔莱特。”

如何衡量使用人工智能的结果?
驾驶汽车时，你有一种标准的方法来衡量燃油效率，但人工智能不一样，没有一种标准的方法来衡量使用人工智能的结果是准确的，甚至是有用的。每个设计都是独一无二的，使用的工具也各不相同。然而，来自芯片制造商和EDA公司的大量报告显示，使用基于人工智能的芯片设计工具提高了生产率。

谷歌的楼层规划就是一个很好的例子。在做芯片平面图的练习中，人工智能完成了少于6小时一个物理设计工程师团队使用最新的设计工具花了几个月的时间，密集地工作了几个月。两者都提供了经过PPA优化的可制造芯片的结果，但在生产率方面存在很大差异。

“在芯片设计过程中添加人工智能肯定会提高其效率，”微软公司Digital & Signoff集团的产品管理集团总监罗德·梅特卡夫(Rod Metcalfe)说节奏．“为了帮助实现更好的PPA，基于强化学习引擎，AI可以进一步优化设计流程和平面图优化。例如，使用AI的5nm移动CPU将能够提高14%的性能，提高7%的泄漏功率，提高5%的密度。这可能意义重大。”

三星报告称，在一项设计中，工程团队可以选择使用人工智能将性能提高15%，缩小18%，或使用更小的模具将性能提高8%。

AI在芯片设计中的未来
将10亿个晶体管挤进一个芯片对大多数人来说是不可想象的。但在2021年6月，Synopsys报告称，其迄今为止最大的芯片拥有1.2万亿个晶体管和40万个人工智能优化的内核，面积为46,225平方毫米。对于人类设计师来说，使用传统的设计工具来设计这种尺寸的芯片几乎是不可能的，更不用说改进PPA了。

寒武纪AI Research创始人兼首席分析师Karl Freund表示:“使用人工智能来加速和优化芯片设计的好处现在是既定的，至少就主要芯片供应商而言是这样。”“现在，业界正将注意力转移到优化物理设计之外的下一步，如系统级优化、软件/算法优化，甚至设计验证。整个行业都将受益于这些创新，更快、更节能、更低成本的硅的消费者也将受益。”

市场将如何表现?AI芯片设计市场正在升温，每个EDA供应商现在要么在考虑如何应用AI，要么在寻找其他地方可以使用AI。

图2:设计晶圆级芯片。资料来源:大脑系统

对复杂性进行排序是至关重要的，无论是在同一个晶圆上还是多个晶圆上，或者在Cerebras Systems的情况下，是整个晶圆上。Cerebras的第二代基于7纳米的晶圆规模引擎2 (WSE-2)拥有2.6万亿个晶体管和85万个AI优化内核。它现在是世界上最大的人工智能应用芯片，大约有餐盘大小。相比之下，最大的GPU只有540亿个晶体管。Cerebras的芯片需要40GB的晶圆内存来支持人工智能计算。为了设计这样的芯片，需要基于人工智能的芯片设计工具。

更多的机会
这只是人工智能应用于芯片设计的开始。例如，随着芯片被用于更加安全和任务关键的应用程序，它们也被要求更加安全。将安全性集成到一个大而复杂的芯片中是一个挑战，这需要理解芯片或封装中的整个系统。人工智能尤其适合在芯片或高级封装中的芯片上建立可能的攻击向量矩阵。

还有无数其他的应用程序，新的工具和创新有望在不久的将来出现。在大多数情况下，它们将遵循相同的模式。但同样重要的是要记住，这不是万能的解决方案，一种方法不适合所有人。

西门子的萨勃拉曼尼亚表示:“首先，要考虑你试图解决的问题的定义，以及你使用人工智能意味着什么。”“因此，IC设计师必须首先确定是否存在与系统适应、学习和概括知识/规则的能力有关的问题，并将这些知识/规则应用到不熟悉的场景中。了解是否存在一个非常适合AI的问题是第一步，也是最重要的一步。这可能是整个过程中最重要的阶段。”