中文 英语

标签:物理验证

加快勘探和物理验证早期设计规则
通过西门子EDA- 12月21日,2022 -评论:0

确保早期集成电路设计物理验证实际上提高集成电路设计和验证效率意味着给工程师的能力,关注那些错误都是有效的,在早期的设计中至关重要。Calibre nmDRC侦察功能提供了选择性刚果民主共和国早期的设计,重点是真实的,相关的错误,忽略规则检查生成meanin……»阅读更多

对EDA考虑云的力量
通过迈克尔•白- 10月27日,2022 -评论:0

由迈克尔·怀特,西门子EDA技术合作与Peeyush Tugnawat,谷歌云,和菲利普·Steinke AMD在2022 DAC,谷歌云,AMD,口径设计方案提出了EDA的云解决方案,使得公司获得无限的计算资源时,根据需要来优化他们的设计和验证流程。如果你的公司正在考虑外接程序……»阅读更多

会议对lv今天的挑战
通过Manoz Palaparthi10月- 13,2022 -评论:0

在半导体发展至少有一件事是肯定的:更大、更复杂的设计施加很多压力电子设计自动化(EDA)工具和方法。今天是昨天的芯片的IP块,和整个机架的电子被挤在SoC (SoC)设备。EDA工具必须发展不断为了跟上规模和复杂性而meeti……»阅读更多

早些时候SoC设计探索和验证变得更好设计Tapeout更快
通过Nermeen霍萨姆。- 8月25日,2022 -评论:0

Nermeen霍萨姆和约翰•弗格森在先进的节点设计验证的复杂性和竞争市场,芯片系统(SoC)设计人员不再有等待的奢侈的每个子块芯片是DRC-clean开始他们的芯片组装和验证。今天的SoC芯片设计者通常开始集成与块开发....»阅读更多

Signoff-Accurate部分布局提取和早期的模拟
通过索尼卡普尔8月11日,2022 -评论:0

这是一个有益的经验对EDA开发人员和用户合作部署先进的技术来提高设计效率。这个博客将描述与客户合作的经验在新技术减少模拟电路设计的迭代的数量。模拟电路设计工程师要求平衡需要1)达到市场快速2)交付高质量3)瞧……»阅读更多

2.5 / 3 d IC可靠性验证已经走了很长的路
通过蒂娜Medhat- 01年8月,2022 -评论:0

2.5 d / 3 d集成电路(IC)已经发展成为一个创新的解决方案很多集成电路设计和集成挑战。如图1所示,2.5 d ICs有多个模具并排放在一个被动的硅插入器。插入器放置在一个球栅阵列(BGA)有机基质。Micro-bumps附上每个模插入器,倒装芯片(C4)疙瘩插入器附加到……»阅读更多

降低时间成本流程节点的最前沿
通过将本贾尼- 01年8月,2022 -评论:0

在最近的一项研究由麦肯锡和IDC,我们看到,物理设计和验证成本缩减晶体管大小呈几何倍数增长。如图1所示,物理设计(PD)和pre-silicon验证成本翻倍每个进程的飞跃。随着企业飞跃从节点到节点,一个自然的问题。为什么它变得更困难,更昂贵的tapeout气……»阅读更多

高性能5 g IC设计需要高性能的寄生提取
通过凯伦周润发——6月23日,2022 -评论:0

凯伦周润发和萨尔玛Ahmed Elhenedy我们正在迅速接近未来5 g电信将成为常态。提高数据传输速度和带宽,5 g有可能改变我们的生活方式。但这对于普通人而言意味着什么呢?想到手机,。你不只是用你的手机打电话或发短信了你上网冲浪,chec……»阅读更多

改善PPA与人工智能
通过官约翰——5月12日,2022 -评论:0

AI / ML / DL开始出现在EDA工具对各种半导体设计流程中的步骤,其中许多旨在改善性能、还原能力,加快上市时间捕捉错误,人类可能会忽视。不太可能复杂的soc,或异构集成先进的软件包,曾经在第一个硅将是完美的。不过,一些常见的错误……»阅读更多

溶解Multi-Substrate 3中的壁垒d-ic装配设计
通过Tarek斋月2月24日,2022 -评论:0

先进的包装继续承诺改进的形式因素,成本,性能和功能比传统晶体管扩展出类拔萃。这是通过整合多个模具的衬底(有机硅)。除了多个死了,多个基板可以通常存在于3 d-ic组装。在这种情况下,先进的包装的好处是采取一个整体不…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu