确保模具、硅中间体和有机衬底之间的连接。
与soc上的传统晶体管缩放相比，先进的封装继续承诺改进的外形因素、成本、性能和功能。这是通过在基片(有机或硅)上集成多个模具来实现的。除了多个模具外，3D-IC组件中通常还可以存在多个衬底。在这种情况下，先进包装的好处被带到一个全新的水平，因为设计师可以利用不同的衬底制造方法的优势。
在集成电路中包含一个硅中间层作为基片之一正变得比以往任何时候都更受欢迎，因为它可以将一个大的SoC切片成小芯片，并通过中间层从外部连接它们。
图1:2.5D-IC组件，包括两个衬底(硅中间体+有机封装)．
在EDA物理验证方面，与黄金设计意图(作为系统级网列表捕获)相比，设计人员必须确保3D-IC组件按预期连接。然而，在多个基板的情况下，捕获系统级网列表可能是一个挑战，因为每个基板通常需要不同的设计团队、方法和/或格式。
对于3D-IC组装目的，必须捕获模具、硅中间体和有机衬底的预期连通性。硅介体通常由使用先进SoC设计EDA工具和格式的IC设计团队拥有。同时，有机衬底通常由使用传统包装设计EDA工具和格式的包装设计团队拥有。
虽然有机衬底通常以电子表格的形式捕获，但硅中间体连接可以通过多种方式捕获——最流行的方式之一是使用Verilog网列表格式。因此，需要一个EDA系统级规划座舱，可以使用不同的连接格式。
对于典型的硅中间体(一个衬底)，单个模具的物理验证是不够的;完整装配验证还需要两个步骤:
虽然中间体DRC和LVS可以由铸造厂交付，但由于模具的位置和方向可以从一个3D-IC项目更改到另一个项目，因此无法实现模具对准和与中间体的连接。
在多个基片(来自多个制造商)的情况下，挑战变得更加棘手，因为没有一个制造商可以提供完整的装配验证运行集。因此，创建这个完整的系统运行集就落在了系统级设计人员的肩上。理想情况下，这应该是自动化的，这样就不会给设计人员增加开发EDA pdk的负担。
Xpedition Substrate Integrator (xSI)是西门子EDA提供的系统级连接捕获和管理产品。它是一个单一的EDA平台，允许导入不同的模具、中间体、封装和PCB摘要。在格式方面，用户可以导入CSV、文本文件、LEF/DEF、odb++等等。
图2:xSI GUI中插入器+包平面图的示例。
最近，xSI在导入时添加了对Verilog网列表格式的支持。如上所述，当导入硅中间层连接时，这是非常有用的。
xSI还提供了一个插件，可以使用Calibre 3DSTACK自动生成3D-IC装配验证运行集(完整的装配描述和全面的装配检查)以及系统源网络列表。这种方法与不同的模具技术节点、不同的基片以及不同的制造厂商无关。
多衬底3D-IC组件已经被许多技术领导者使用。西门子通过提供最先进的工具集来应对这种先进封装技术带来的间断，以适应系统级连接规划和验证的挑战。
西门子白皮书对这一主题进行了更全面的处理，三维集成电路异构组件的系统级连接管理与验证．
|
|
|
|
|
|
|
|
|
|
留下回复