中文 英语

标签:EDA工具

利用AI改进PPA
通过官约翰- 2022年5月12日-意见:0

AI/ML/DL开始出现在EDA工具中，用于半导体设计流程中的各种步骤，其中许多旨在提高性能、降低功耗，并通过捕捉人类可能忽略的错误来加快上市时间。复杂的soc，或先进封装中的异构集成，不太可能在最初的硅上做到完美。尽管如此，常见错误的数量…»阅读更多

使用抽象外壳的动态函数交换的解决方案效率
通过赛灵思公司- 2021年8月4日-评论:0

动态功能交换(DFX)在Xilinx®芯片中实现了极大的灵活性，使您能够按需加载应用程序，向已部署的系统交付更新，并降低功耗。平台设计允许组间协作，其中一个组可以专注于基础设施，另一个组则专注于硬件加速。然而，DFX有基本的流量要求，导致l…»阅读更多

RISC-V的挑战和机遇
通过埃德·斯珀林- 2019年10月24日-评论:0

《半导体工程》杂志与Rambus安全部门产品管理高级总监Ben Levine坐下来讨论了开放指令集硬件和RISC-V的未来;Codasip全球销售副总裁Jerry Ardizzone;SiFive工程副总裁梅根·瓦克斯(Megan Wachs);以及bluspec的CTO Rishiyur Nikhil。以下是那次谈话的节选。(L -…»阅读更多

Baum:寻找SoC电源缺陷
通过凯文·福格蒂- 2018年8月28日-评论:0

由三星工程师转型的研究人员创立的韩国初创公司开发了一款工具，可以在SoC设计过程的早期发现电源设计缺陷。这家名为Baum, Inc.的初创公司于6月在DAC上推出了第二版功率建模解决方案。该产品是一个电源设计验证工具，使用高级模型来创建分析，旨在发现可能导致…»阅读更多

“最后一个简单节点”和物联网
通过布莱恩·富勒- 2013年10月17日-评论:0

功率、性能和尺寸是实现物联网(IoT)预期爆炸的关键目标。如今，大多数观察人士认为，通过16/14纳米finFET或更低的节点管理功率和尺寸并促进集成的能力，可以直接实现这一目标。Geoff Lees并不是普通的观察者。飞思卡尔微电子展的副总裁兼总经理…»阅读更多

反思未来
通过安Mutschler- 2013年6月13日-评论:0

从设计自动化会议回来后，我一直在反思上周在奥斯汀进行的一些非常有趣的讨论。让我印象深刻的是今天运行EDA工具的旧的顺序算法。事实上，考虑到设计的复杂性，他们正在失去动力。因此，该行业正在考虑可能利用gpu，因为它们可能……»阅读更多

餐桌上的专家:痛点
通过埃德·斯珀林- 2012年7月20日-意见:0

低功耗/高性能工程与Cadence研究员Vinod Kariat坐在一起;Altera软件工程副总裁Premal Buch;Apache Design总经理Vic Kulkarni;亚特兰大的首席技术官Bernard Murphy和Arteris的首席技术官Laurent Moll。以下是那次谈话的节选。LPHP:有了堆叠芯片，就不再是一家公司在做SoC了。W……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu