扩展IC路线图

执行副总裁Steegen,半导体技术和系统Imec与半导体工程,坐下来,讨论IC缩放和芯片封装。Imec正致力于新一代晶体管,但也为集成电路包装开发一些新技术,如专用硅桥,冷却技术和包装模块。以下是摘录的谈话。

SE:芯片制造商是航运finFET晶体管在16 nm / 14 nm 10 nm / 7海里finFETs刚刚开始加大。我们可以延长finFETs多远?

Steegen:消息还是一样的。公司将继续finFET只要他们发现推进器性能满足目标。自去年以来我们面前——吗 最后门晶体管扩展已经放缓。它已经是趋势,但它肯定正在放缓。通常买你一些时间finFET基本上一下推到更高级的节点。但是今天,放松前端门扩展考虑,我们很难找到合适的业绩助推器基本上使目标3海里的一代。

SE:通过性能或缩放助推器,你的意思是先进的模块,使芯片扩展。(这些模块包括自对准门接触和完全一致通过)。所以在3海里,会发生什么?

Steegen:我们花费了大量的时间,和这个行业是花费了大量的时间,仍在试图想出推进器性能可以得到我们需要的finFET 3海里。例如,如果我们在性能间距器找到一个突破,这将是一个很大的帮助治疗finFET的性能。但是今天,这不是在它需要的值3海里的目标。我们仍然非常努力在高机动通道硅锗,锗等材料。将所有你买额外的性能。这就是发生了。但另一方面,我们也准备下一个设备,这是一个finFET的导数。这是nanosheet。这是nanosheet比纳米线。nanosheet有点长和宽。你有更多的性能和更广泛一点nanosheet纳米线。它静电学比较好。它开辟了更多的性能比finFET窗口。

图1:(a)的横截面模拟finFET,纳米线(b)和(c) nanosheet。来源:IBM

SE:当我们看到finFET的过渡到另一个晶体管类型,如nanosheet场效应晶体管?

Steegen:在3 nm对于今天的我们来说,finFET开始挣扎。所以在3海里,我们需要找到一个严重的性能助推器finFET或者我们将不得不做出改变,比方说nanosheet。对我们来说,这是3海里。我们计算节点。我们说7海里,5和3 nm。但是让我们把这种方式超出5海里。

SE:的时间表是什么?

Steegen:如果我是对的,年底3 nm 21或早期的22所示。

图2:下一代晶体管架构。来源:Imec

SE:今天,客户可以走不同的路径。一种方法是一个设备。另一种方式的好处是让扩展通过将多个设备在一个先进的包。一些称之为异构集成。这涉及到包类型像2.5 d / 3 d,扇出和system-in-package。任何想法吗?

Steegen:这是一个路径。今天,你已经看到一些类型的3 d异构集成方案。你已经有信息(台积电的集成扇出)和EMIB(英特尔嵌入式Multi-die互连桥)。也有一些版本的wafer-level包装在这个行业。所以,你仍然可以有最好的在这个3 d晶体管异质的道路。这将继续下去。这绝对是一个路径不要忽略。这将发生,它将会越来越多。

SE:你如何看待异构集成推出?

Steegen当然,有高性能系统。有扇出wafer-level包。你也可以用硅桥在矽通过。那些提供动力和性能提升。冷却是一个大的和如何冷静。还有移动。在移动,远离package-on-package更像是扇出wafer-level包装会来。

SE:你长大的冷却。Imec最近推出了一个impingement-based模块冷却芯片在包级别。这是怎么使用?

Steegen:这是这些高性能包。即使你有一个扇出wafer-level包,你不要把你的记忆你的处理器上。你还可能有热点。在这些包散热是非常困难。你尽量错开设备。放置更多micro-bumps和使用正确的材料也有帮助。这是不够的。你需要降温方案。今天,有冷却系统。如果你看到了这些,他们是巨大的和非常笨重。 They are not necessarily very compact and also not close enough to the hot spot. What we designed is a very compact module. We can put it right there on the laminate on top of the backside of the hot spot. It’s very small.

图3:Imec的冷却模块技术;(一)多喷嘴的冷却器的示意图;(b)喷嘴板前视图。来源:Imec

SE: Imec也正在堆积技术称为顺序,或3 d单片集成电路。涉及到什么?

Steegen:顺序仍然是另一个技术。这就是你建立第二个层的设备上的第一层完成。甚至在顺序,你发展你的第一层或金属接触。你把第二层上面然后你模式。

SE:在序列中,你谈到了叠加模拟设备层第一层之上的基于逻辑。一个应用程序是智能手机。这里的好处是什么?

Steegen:今天,在现代,你互补金属氧化物半导体。和CMOS需要有良好的模拟性能。finFET并不真正帮助。你需要做什么?你可能需要在III-V分立器件。你想装尽可能。这有助于顺序。你可以做III-V CMOS非常接近。

SE:有什么问题吗?

Steegen:对于5克,我们要搬到III-V设备。当然,问题是,如何让这些基质。如你所知,我们已经在这工作了很长一段时间在逻辑。你有外延生长。这仍然是一个选项,你仍然可以评估甚至对模拟。另一个是你pre-fabricate III-V晶片或衬底。你层在CMOS换车。

SE:一个大的挑战与连续或单片3 d技术是热预算。你需要激活搀杂剂可以使用正确的退火温度,但是还需要留在热预算,对吧?

Steegen:今天一切都在材料调优。基本上,你需要找到不同的材料可以承受不同热预算。今天,我们正在评估第二层,第一层的性能。所以我们调整与finFETs finFETs,只是为了看到设备不降解。我们在10%以内为高性能设备。这意味着我们已经调整了植入物,和免疫印迹材料到了这样一种程度,他们已经从会议中目标的性能。你可以优化。

SE:在传统包装方面,与此同时,Imec正在自己的版本的集成电路硅桥技术包。这是如何进化的?

Steegen:当我们开始这个很久以前的事了。我们叫它硅插入器。记住,这实际上是相当大的。这是一个完整的硅插入器,你有rdl和被动者。然后,你把你的逻辑和内存数据集。关键是,如果你的系统变成了SoC,它就会变得越来越大。这意味着如果你想下面的硅插入器,它变成了一个非常大的芯片,你需要开始考虑缝合。

SE:我的理解,英特尔EMIB硅桥是嵌入到PCB。这个连接的芯片方案。Imec的硅桥是不同的。简而言之,装配过程发生在一个晶片载体。然后在包,你把一小块硅,硅桥,通过在好场地。这座桥高度一个芯片与另一个。Imec的硅桥是如何工作的呢?

Steegen:硅桥,这个包层,实际上是更灵活的方式。现在你有所有这些构建块。你把层压板。然后,你只有把桥梁、块或死亡之间的更短,你想连接。

图4:Imec的硅桥和一个插入器

SE:应用程序是什么?

Steegen:我们的电线放在硅桥有一个非常密集的音高。我们驾驶的链接速度。它是逻辑连接的记忆在你的包。你还能想到其他的构建块,当然可以。如果你想把一个FPGA靠近你的处理器,这也是一个例子。

SE:你放弃了2.5 d使用一个插入器吗?

Steegen:没有。最后,如果你做的一座桥上或硅插入器,它是相同的概念。唯一是你想多大硅插入器。也许这有点更加灵活与硅桥。

SE:在过去,你谈论所谓的混合比例。那是什么呢?

Steegen:有两个名字。有人说异构集成。有人说杂交。原则上,我们的意思是一样的。实际上意味着你有一个系统,你想要将其划分为块。您想要使用的首选IC技术块,然后找到一个方法来完全包在最简洁的方式。

SE:你还在追求?

Steegen:当然可以。实际上,在我们的逻辑、记忆和互连方案,他们现在一起工作。它涉及到我们称之为STCO,或系统技术共同改进。你可以做许多事情。我们正在我们称之为STCO集成推进器。例如,你可以有一个背后配电网络。如果我们能从正面,你提高区域和力量。你可以把它在包装背面的晶片。你获得区域和力量。

SE:这是喜欢和晶体管扩展你所做的。您正在开发扩展助推器。不同之处在于,您正在开发助推器的包,对吗?

Steegen:就像我们所做的设计技术共同或DTCO缩放助推器。这涉及到技术如自对准门联系人。现在,在系统层面上,你就可以开始在SoC层面,也打算这样做。这绝对是来了。

SE:传统IC比例会发生什么呢?

Steegen:所以,当你说:“你继续扩展吗?答案是肯定的。我们继续与权力、性能、面积、成本比例在SoC水平。这意味着晶体管的水平。这意味着电路水平。但这也意味着系统水平。这是洋葱的层。你必须工作在所有的在一起。

有关的故事
选择正确的互连
向高端扇出
扇出战争开始
更便宜的包装选择之前