中文 英语

Edge AI和Chiplets


在不久的将来,更多的边缘人工智能(AI)解决方案将进入我们的生活。在语音输入和摄像头数据分析领域的私人应用领域尤其如此,这将成为成熟的应用。这些应用领域需要强大的AI硬件来处理相应的不断积累的数据量……»阅读更多

新一代晶体管有什么不同


经过近十年的发展和五个主要节点,以及大量的半节点,半导体制造业将开始从finfet过渡到3nm技术节点的全能堆叠纳米片晶体管架构。相对于finfet,纳米片晶体管通过在相同的电路占地面积内增加通道宽度来提供更大的驱动电流。gate-all-aroun……»阅读更多

缩放,高级包装,或两者兼而有之


芯片制造商在领先领域面临越来越多的挑战和权衡,在这一领域,工艺缩减成本已经过高,而且还在不断上升。虽然理论上可以将数字逻辑扩展到10埃(1nm)以下,但在这个节点上开发平面SoC的可能性似乎越来越小。在一个听过公关的行业里,这并不令人震惊。»阅读更多

提炼四个DAC主题演讲的精髓


芯片设计和验证正面临越来越多的挑战。如何解决这些问题——特别是机器学习的加入——是EDA行业的一个主要问题,这也是本月设计自动化会议上四位主旨发言人的共同主题。DAC已经作为一个现场活动回归,今年的主题演讲涉及一个系统公司的领导…»阅读更多

提高5nm芯片成品率的策略


领先的芯片制造商台积电(TSMC)和三星(Samsung)正在大批量生产5nm芯片,台积电正推进在年底前生产第一批3nm芯片的计划。但是为了达到这样激进的目标,工程师们必须比以前更快地识别缺陷和提高产量。获得EUV随机缺陷的处理-非重复模式缺陷,如微桥,折线,或缺失con…»阅读更多

计划EDA的下一步


Cadence公司新任首席执行官、去年12月菲尔考夫曼奖得主Anirudh Devgan接受了《半导体工程》杂志的采访,谈论了EDA的下一步发展、底层技术和业务挑战和变化,以及正在展开的楼层规划、验证、CFD和高级封装的新市场。SE: EDA在哪些方面需要改进?Devgan:我们已经做了很多……»阅读更多

下一代晶体管


纳米片,或者更一般地说,栅极全能fet,标志着最先进节点晶体管结构的下一个重大转变。Lam Research计算产品副总裁David Fried与《半导体工程》杂志讨论了使用这些新型晶体管的优势,以及未来节点的无数挑战,特别是在计量领域。»阅读更多

晶体管在3nm达到临界点


半导体行业正在进行十多年来新晶体管类型的首次重大变革,转向称为全门(GAA) fet的下一代结构。虽然GAA晶体管尚未上市,但许多业内专家都想知道这项技术能持续多久,以及会有什么样的新架构取代它。除非有重大延误,今天的GAA…»阅读更多

3nm及以上的掩模挑战


专家会议:半导体工程公司坐下来讨论光学和EUV掩模问题,以及掩模业务面临的挑战,DNP研究员Naoya Hayashi;Peter Buck,西门子数字工业软件MPC和掩模缺陷管理总监;Hoya技术战略高级总监Bryan Kasprowicz;以及D2S首席执行官藤村昭。f…»阅读更多

芯片短缺即将结束?


目前半导体和IC封装的短缺浪潮预计将持续到2022年,但也有迹象表明,供应可能最终会赶上需求。半导体和封装行业的制造能力、材料和设备也是如此。尽管如此,在所有领域都出现短缺一段时间后,目前的观点是芯片供应…»阅读更多

←老帖子
Baidu