更便宜的包装选择之前

低成本的包装选项和互联正在开发或只是被商业化,所有这些可能产生重大影响的经济学高级包装。

到目前为止,引用了为什么公司不采用最先进的包装是成本。目前,硅插入器增加约30美元的价格中等死,据几位业内人士。对于大的芯片,在多个十字线需要缝合,这个价格可以增加超过100美元。

这有限的插入器的高性能应用程序(如高速网络和服务器芯片,价格不是一个主要问题。对于这些应用程序,2.5 d已经被证明是一个有竞争力的必要性,因为它提供了一个显著的性能提升。一个插入器可以包括成千上万的在矽通过,集体提供快速信号吞吐量虽然个人tsv并不和其他高速互联一样快。结合,可以放置不同的芯片如记忆和逻辑之间的距离要小于块在一个芯片上,进一步提高性能和减少所需的能量来驱动信号。

而是一个插入器并不是唯一的道路,正在开发和硅并不是唯一的材料。有多种类型的插入器的研究,包括有机材料和玻璃,这两个更便宜的选择。有按比例缩小的桥梁被开发在插入器的价格的一小部分,虽然这些费用多少还不清楚。到目前为止,只有英特尔商用桥,和该公司不打破,价格另行规定。

在幕后有一个疯狂的活动涉及先进的包装。这包括大学、高通等芯片公司AMD和HiSilicon,铸造厂等GlobalFoundries,台积电、联电和三星,在所有主要的OSATs。有工作发生在整个半导体生态系统,从EDA工具制造设备和测试。

“有整体协议,硅插入器是昂贵的,,扇出可以做硅插入器可以做的一切,”Ram德里说,业务发展主任布鲁尔科学先进的包装设备。“有很多谈论英特尔EMIB(嵌入式Multi-Die互连桥)。也有竞争技术开发,包括输入法(A * Star微电子研究所的)的嵌入式小模数互连和三星RDL(再分配层)桥。所有这些从低成本的角度。”

一起,这是有可能的,扇出和其他包装方法可以替代基质,德里说。“与芯片首先你不能这么做,这是最初的方法之一。但RDL第一,首先你建立RDL,所以你有一个好的RDL,然后好的RDL死。”

图1:RDL-first流。来源:布鲁尔科学

越来越清楚的是,先进的包装,所有选择都摆在桌面上,更被添加。“这个行业很感兴趣EMIB在衬底和桥梁,“说Seung钟旭(S.W.)尹,产品技术营销主管新科金朋。”但此时你不能完全取代tsv供应链的因为他们是唯一的选择。现在,EMIB是唯一可用的桥,是商业,和英特尔是唯一一个提供它。”

这将改变从研发更多互连选项出现。

“我们还在与这种技术在开发阶段的技术和采购的技术供应商初始投资,”休Durdan说,副总统的战略和产品eSilicon。“我们看到两种不同的方法。包括一个插入器,甚至是一个有机的插入器。第二个涉及新的创新的包装技术,得到密度没有惩罚成本。台积电的信息,包括EMIB新光电气的方法中,你使用一个标准的有机基质薄膜层,和一个硅细节插入器上。但对于大soc与HBM55毫米至65毫米的包,今天没有解决方案除了硅插入器。还有其他解决方案低成本、介质密度,这是你所看到的信息和RDL桥梁。但与HBM芯片,需要非常密集的连接。与普通DRAM,你不需要所有的密度。”

回到未来
一看到复苏的方法包括multi-chip模块,一种包装方法,已经存在自1980年代以来,当反水雷舰被用于电脑主机。MCM的优势在于,它提供了同样的灵活性PCB,但在更小的外形,它提供了一个相对廉价的平台添加在高速接口。

USR联盟开始马维尔和Kandou巴士,指反水雷舰作为新电路板,并发展一个生态系统的可互操作组件。USR代表超短链接,通常是2.5厘米或更少。

图2:完全模块化MCM-based SoC。来源:USR联盟

迈威尔公司而言,它一直在探索一些包装选项,因为它推出了2015年麻吉(模块化芯片)架构。最初的麻吉背后的思想就是从菜单中选择IP马维尔的技术,它可以被打包使用马维尔的互连。该公司已经扩大,USR联盟,创造一个500 Gbit双向互连,可用于任何IP钩在一起。

“我们评估的包装选择,发现为了使技术常见的足够,最好的解决方案是一个标准的有机基质的MCM包,“说Yaniv Kopelman,网络首席技术官马维尔的连接,存储和基础设施业务单元。“所有OSATs知道怎么做和没有限制数量的芯片或放置的死亡。这是最令人信服的解决方案,具有成本效益的。其他的都是semi-proprietary。我们最初的想法是反水雷舰将bandwidth-density有限,会有巨大的开销对权力和区域。我们发现比我们预期的更重要的大型设备上。”

他说silicon-proven反水雷舰使用小于0.8焦耳每一点,这是使用500 Gbit双向互连大约400毫瓦。“少6到7倍的力量比并行转换器,非常健壮。你可以开车信号很长distance-20包内25毫米。你可以随时取代死,因为这是非常灵活的。还有其他的接口在不同的国家,但这是现成的。你会开始看到更多的公司开发接口。”

反水雷舰和系统包,它有时被称为垂直版本的反水雷舰,通常忽略了在比赛中把多个死成一个包,因为这些技术已经存在了这么多年,辜负了他们最初的承诺。但是他们包装,添加一个水平的灵活性价值在市场,公司想快速获得产品出门或规格或用户需求变化迅速。

“每当我们跟客户谈这个,它总是关于速度和力量,”Mike Gianfagna说eSilicon营销副总裁。“除此之外,它归结为鲁棒性和成本。但如果你能得到这个工作在一个罗马数字,这将是非常有趣的。硅插入器是微妙的,这增加了产量和成本的问题。”

反水雷舰有不同的口味,这取决于他们是否使用陶瓷或熔敷金属衬底。系统包(SiP)最初应该是垂直版本的反水雷舰,将单独的死在一个包,但之间的区别这两个被模糊多年来为公司引入反水雷舰和品酒呼吁营销的原因。甚至一些扇出的技术非常相似。

“芯片上,并排,反水雷舰没有不同于我们所做的多年来,“说凯文张,业务发展和工程的副总裁日月光半导体。这些芯片”,如何有资格比其他制程良率没有什么不同。”

新方法
即使没有插入器,包装不像最初的支持者所认为的那样简单。有成本和与先进的包装有关的问题时没有明显的芯片制造商开始研究这种方法。

“die-to-die连接,你可能需要扇出,”John Hunt说高级的工程总监ASE。“EMIB可能不给你选择,因为死是设计。很难翻转小疙瘩和大疙瘩。这是我们一直关注的原因之一混合解决方案。你可以翻到常规BGA芯片衬底,以插入器的地方,它不需要1微米线和空间。和热最好,因为它是薄。”

还有其他的选项可以帮助,。3 d multi-chip package-on-package正在发展中,这可能帮助降低成本将所有相同的芯片。这种方法需要重新分配层一侧的芯片,through-package通过,和重新分配层在另一边。

“我们看到真正的兴趣在这种方法中,“布鲁尔科学的德里说。“我们也看到很多创新RDL第一。”

与RDL RDL首先是建立在一个晶片载体,这通常是玻璃。从那里它是构建RDL多次的倍。模具然后添加到创建一个3 d复合材料。可以重复,尽可能多的层RDL必需的。这种方法的问题是,它不是很快。可能需要两到三个小时来治愈每一层,德里说。

一旦固化完成后,激光是用来分离RDL的玻璃。这已经大量的结构和材料工程因为如果RDL太刚性可以创建不匹配,如果太顺从的从玻璃不会轻易分开。

为什么是现在?
这些工作都是一些司机的后面。一个是扩展到7和5 nm的好处越来越难以实现,还有更少的公司受益于扩展。甚至苹果公司已经开始结合的好处与最新的流程节点技术先进的包装。但随着开发芯片的成本继续上升在每个新节点,和潜在的单元卷平或萎缩,成为难证明将一切整合到同一死在最先进的节点。

处理器将继续推进到下一个节点一段时间,但即便在电线已停止扩展。此外,硬件越来越被定义的软件,而不是软件开发利用通用的硬件。系统公司越来越多地使用各种加速器适应特定的数据类型,而不是通用的硬件。一些数据在本质上是模拟,模拟本身没有规模。

“将继续推动集成在较小的节点,“说Navraj Nandra,高级营销主任DesignWare模拟和MSIP解决方案组Synopsys对此。”,但我们也看到短沟道效应,造成泄漏,再次开始悄然出现。这是与第一个控制finFETs在16/14nm。但路线图下降4或3海里,或超越,此时泄漏开始慢慢出现,这就是为什么你开始听到gate-all-around控制泄漏。这意味着集成将继续发生,我们仍将开发高速I / o 3海里。但是正在发生蜕变。人们想出了包装选择今天,并排或堆叠,它使用tsv或插入器。包装可以使它值得开发产品您可能无法开发没有疯狂的高费用。这尤其适用于深层神经网络,卷积神经网络和机器学习特别是推论。实时推测发生在一辆汽车。”

产量、测试等问题
如同所有的包装,一个关键问题是产量。包装多好死在一起会增加失败的成本,尽可能多的芯片有一个包。所以当个人死一般较小,提高收益率的死,一个失败的任何部分包会影响所有的碎片。

“SiP模块使用不同的形式取决于IP来自不同制造商的因素,”阿尼尔Bhalla)说,市场营销和销售的资深经理天体电子学测试系统。“但即使你有100%的测试覆盖率不同的芯片,最终产品不是100%的覆盖率。”

与panel-level包装这将是特别重要的,可以提供巨大的规模经济,如果收益是充分的。但它也需要大量的处理和材料的变化,因为它像任何包受到压力和弯曲,以及不同的测试方法。

”与系统级测试,一组或一个模块,你有更高的信心是否设备是好还是坏,”Bhalla)说。“但你如何处理一组比一口非常不同。这仍然是一个新兴领域。”

它将继续获得牵引力,不过,因为所有的这些选项提供福利的成本和上市时间。但是有越来越需要把它从一个系统级的角度,而不是一个死甚至晶片。

“当你发现一个问题,这是一个更昂贵的,”说,日月光半导体的张。“即使你有所有已知的好死,有很多变量可能出错。系统在包中,假设您已经知道好死还不够,因为每一个死亡可能在角落的规范操作,所以所有的绩效预算是吃完。你需要生产好死有足够的保证金。从装配的角度来看,你已经通过,在衬底和碰撞痕迹,所以有很多事情,但是他们都是分组下连接。很难缩小,连接失败。你靠近晶片的边缘,对漂移更敏感。通常的测试区域是在晶圆的中心,所以你测试中心的晶片,但中间的晶圆的测试模式是不同于其他的晶片”。

结论
先进的包装已经变成主流对于某些应用程序,但这仅仅是开始。从这里,半导体行业将会做它best-continually降低成本,提高质量和可预测性。

“桥梁、缓冲区和中间硅比几年前更可用的今天,“Steven Woo表示,解决方案营销的副总裁Rambus。“挑战是,这些都是额外的组件,你需要能够提取价值与附加组件”。

这都需要时间,但考虑到包装的扩散在高性能的设备和持续需求更灵活的方法来构建异构系统,动力继续建造所有这些不同的方式工作。

有关的故事
扇出和tsv
先进的包装市场开始偏离基于性能和价格。
扇出战争开始
低密度包装选项的数目正在增加随着先进包装的流行。
包装挑战2018
短缺,价格压力,增加投资和更多的包装选择加起来为OSATs有趣的一年。
技术讨论:系统方案
先进的包装为什么如此重要自主驾驶和半导体行业。