扇出vs. tsv

两年前，在IMAPS关于2.5D和3D芯片封装的年度会议上，关于扇出晶圆级封装的讨论占据了主导地位。几乎没有人谈论过硅通孔，而这在以前被认为是2.5D和3DIC封装的关键。

快进到本月在加州伯林盖姆举行的异构集成和包装3D架构会议，虽然FO-WLP仍然占主导地位，但tsv已经包括了许多演示。随着先进的封装开始成熟，封装开始分化为两种应用，一种是需要更快的上市时间，有许多不同种类的组件，这是扇出的亮点，另一种是需要极快的速度，这是基于tsv的解决方案必不可少的地方。

图1:2013-2021年TSV晶圆开工。来源:Yole Développement

FO-WLP真正开始运作是在2015年，当时有消息称苹果在其A9应用处理器中使用了封装方法，该处理器被用于当年的iPhone。苹果采用了台积电的集成风扇输出(InFO)封装技术。

FO-WLP是移动电子产品的首选。但基于tsv的2.5D和3D封装在网络、基于云的服务器芯片等领域，以及越来越多的人工智能和虚拟/增强现实设计领域，都有市场。业界也正在开发和探索其他类型的封装，但这两种技术主要用于先进芯片的大批量生产。

图2:按市场类型划分的扇出收益。来源:Yole Développement

在这两个世界之间，也出现了一些中间地带，主要是由于努力规避tsv基硅中间体的高成本。英特尔正在大力宣传其嵌入式多模互连桥(EMIB)作为一种更便宜、更快的插入器替代方案。三星也有自己尚未命名的桥，它通过再分配层连接骰子。据业内消息人士称，其他几家公司也在开发桥梁技术。

图3:英特尔的EMIB。来源:英特尔

包装的新驱动力
WLP Concepts咨询公司的顾问吉姆•沃克(Jim Walker)表示，在这些封装技术进步的背后，是多芯片解决方案的一些新驱动力，尤其是联网汽车、智能城市和智能家居。

他在3D ASIP上说:“这些系统中有很多半导体——激光雷达、雷达类型的系统和通信，以及所有这些不同的设备，无论是交通信号还是其他什么，还有动力系统的电气化。”“安全将成为自动驾驶的一大问题。”

他还指出，智能城市和智能家居技术是重要的增长领域。

“智慧城市包括智能公用事业、智能家居、市民响应、应急响应、整个交通系统、绿色规划和绿色生活。街道照明是一个已经起飞的大项目。在所有这些应用中，有很多半导体正在被关注和使用。半导体使用的多样化正变得越来越普遍，特别是今年，因为所有这些新的应用现在都开始引入半导体，这就是为什么你会看到20%的增长，”Walker说。“智能家居——恒温器、照明、电动汽车充电、电动汽车充电、大量娱乐——我们已经实现了这一点。看家庭健康护理和远程监控,而不是去看医生,很多健康维护公司谈论建立远程监控和至少最初的诊断,我们在家,和基于或与医生交谈,或基于一些远程监控系统,你可能会在家里,血压和心跳,将接口与医生,你可以决定是否医生需要你进来,做一个面对面的检查。”

不过，在这种增长的背后，是对更快、更灵活的晶圆制造工艺的需求。这就是推动这些细分市场对高级包装产生兴趣的原因。

Walker说:“从我们设计到晶圆真正投入大批量生产，推出一款新型产品和新晶圆，并对晶圆和电路进行验证，通常需要12到18个月的周期时间。”“正如我们所知，我们每三到六个月就会推出新款手机。如果一个新的芯片需要12到18个月才能真正投入使用，那么它就不具备兼容性。芯片出来的时候已经有点古董了。我们还需要一个更有适应性的系统集成过程，通过包装和我们的板级组装过程，在过去的一两年里，流行的词一直是异构集成。当然，我们希望价格尽可能低。我们是通过硅进行积分吗?我们真的每隔18到24个月就遵循摩尔定律，并缩小流程节点和其他一切吗?设计成本正在上升。10nm和7nm工艺的硅成本更高。 The actual cost of the silicon is going up for each of the chips. In addition to that, we’ve got higher test costs, yields are a factor, so we need more flexibility in wafer fabs to meet that time-to-market, and more customized processes.”

他指出，封装系统技术可以加快新芯片的设计和制造，同时提供比片上系统设备技术更低的成本。为了更快地推出产品，芯片制造、封装和板级组装之间的界限正在变得模糊。

Walker表示，Apple Watch是代工厂和osat如何在一款外形极其有限、紧凑的产品中集成近100个组件的一个例子。日月光半导体和台积电深入参与了实现苹果对这款可穿戴设备的需求。

在为期三天的十几个会议中，3D ASIP讨论了IC封装中的多个主题，如微凸点、高密度互连键合、先进材料、衬底堆积和薄晶片处理、特定应用的知识产权、美国国防高级研究计划局的CHIPS计划和图像传感器。

扇出
扇出的表现也在提高。STATS ChipPAC产品和技术营销总监Vinayak Pandey指出，这种封装方法的关键驱动因素是多个芯片的系统集成，特别是5G无线通信、毫米波技术和光子学。

“5G发生了什么?功耗、能效需要优化，集成也需要管理。”“在前端，它变得更加复杂。然后在移动端，形式因素和成本是今天的两大问题。当我们进入更高的频率时，我们确实看到了电气性能的改善。”

Pandey指出，随着频率攀升到60千兆赫、77千兆赫和更高水平，减少包装基材的表面粗糙度成为一个因素。他说:“除了外形因素的改进之外，这肯定会提高性能，特别是在高频和毫米波方面(采用嵌入式晶圆级球栅阵列封装)。”

在过去的几年里，有很多关于粉丝推广的实验。扇出有许多不同的口味，比如芯片先和芯片后，包装可以包括从晶圆级到面板级的所有东西。

“对不同的包装技术来说，扇出意味着很多不同的东西，”安可科技公司(Amkor Technology)企业研发副总裁罗恩·惠莫勒(Ron Huemoeller)说。“如果你看看今天这个行业发生了什么，就会发现扇形扩散在很多层面上都在发生。我们只讨论再分配，因为这就是扇形扩散的本质。它为不同的组件和对话重新分配I/O。在板级、基板级、OSAT级(晶圆级扇出开始发挥作用的地方)和晶圆代工级(限制在1微米以下的更厚和更有机的技术)都有它。这是第一步。这是再分配，你将在什么水平上重新分配你的通信技术。”

第二个因素涉及包装的规模。Huemoeller说:“首先是RDL，然后才是包装。“大多数包装都是在条级或单个单元级进行的。老实说，在包装的世界里，真的没有单一单元包装这种东西。它实际上是条带级，晶圆级，或者最终是面板级。这些都是今天你可以打包你的技术的不同方式，每一种打包规模的技术都有不同的成本。这场战斗已经进行了很长一段时间，特别是随着晶圆级封装的引入。所以不管你是否知道，在过去的五六年里，封装技术一直在晶圆级扇出和倒装芯片CSP之间来回转换。”

这种转变是由成本驱动的。“两者的表现是一样的，”他说。“对我们的客户来说，这变成了一个经济问题——在那个时候，哪一种产品能给他们提供最好的成本——他们在这个问题上摇摆不定。在过去的四五年里，我们已经看到pics在晶圆级扇出和倒装芯片CSP之间来回跳跃。而且还在继续。如果你想要决定用哪种方式和哪种规模的包装来包装什么，归根结底就是你需要什么类型的RDL，然后是包装经济学——什么可以作为最终包装产品提供最低的成本。”

结论
包装选择的数量继续增长，但先进的包装世界开始围绕两个关键驱动因素分裂——在成本不是主要动机的市场中的性能，以及在成本不是主要考虑因素的市场中的上市时间和异质性。

这两个世界是会合并，还是会继续分裂，还有待观察。人们正在努力提高扇出的性能，同时也在努力通过硅中间体等技术来降低透硅的成本。先进的封装才刚刚开始站稳脚，在未来几年里，随着新方法的开发和完善，它可能会有很大的不同，以处理来自各种传感器的数据的巨大增长，特别是流媒体视频，以及提供必要的速度来处理下一代应用，如人工智能、超大规模计算、工业和常规物联网和5G。