选择正确的连接线

专注于更便宜、能加快产品上市时间的先进包装方法的努力，正被数量令人眼花缭乱的选择所偏离。

这场疯狂活动的中心是互连。目前的选择范围从有机、硅和玻璃中间体，到跨越多个层次的不同模具的桥梁。也有各种各样的扇出方法，它们可以实现大致相同的高性能和低功耗目标插入器和桥梁。

推动所有这些活动的是人们认识到，缩小功能的经济效益和性能效益正在下降。虽然这在模拟方面已经很明显了一段时间，但现在它开始因为另一个原因影响asic——芯片所设计的应用程序的不成熟。

在人工智能、深度学习和机器学习在美国，这两个市场共同代表了芯片的一个热门增长市场，训练算法几乎处于恒定的变化状态。关于如何在云、边缘设备和中间层服务器之间分配处理的决策也是如此。这使得在高级节点上构建专用集成电路变得更加困难，因为当它进入市场时，它可能已经过时了。

汽车领域的情况大致相同，许多技术仍处于过渡阶段。在医疗电子、增强现实和虚拟现实等新兴市场，物联网和IIoT在美国，没有人非常确定架构将会是什么样子，或者共性最终会在哪里。与过去芯片制造商争夺手机、个人电脑或服务器的插座不同，现在的应用程序要么是新兴的，要么是终端市场正在分裂。

这有助于将先进的包装推向主流，其中有几个重要的好处:

•通过更宽的管道路由信号可以显著提高性能-tsv桥，甚至金属层，而不是细电线。
•通过将不同的芯片放置在更靠近彼此的地方，而不是在同一个芯片上，可以减少关键组件之间的距离，从而减少发送信号所需的能量以及移动数据所需的时间。
•可以从多个进程节点混合和匹配组件，这在模拟IP的情况下可以节省大量时间，因为模拟电路不受益于缩小功能。

不过，高级包装也增加了它自身的复杂性。在包装领域，有太多的选择，不清楚哪种方法会胜出。结果在很大程度上取决于互连的选择，互连是不同芯片之间的粘合剂。

“这里的关键是缩短开发时间，特别是对人工智能公司业务和企业发展副总裁帕特里克·索海利说eSilicon。“一方面，你承担不起不马上做芯片的代价，因为你不能落后。但你也得担心未来会怎样。我们的目标是两者兼得。”

DARPA一直在推动将芯片作为标准化组件组装的一种方式。这种模块化方法的第一个商业实现是由迈半导体它的MoChi建筑。Marvell仍在自己的芯片内部使用这种技术，它可以通过一系列选项为客户定制芯片。DARPA的CHIPS项目更进一步，允许来自多家公司的芯片通过一个中间体进行混合、匹配和组合。

“小芯片绝对是解决方案的一部分，”Soheili说。“但这并不容易。如果一个7nm ASIC必须位于中间，并连接到180nm芯片，那么就必须有某种东西来排列数据并通过链路发送。”

不同类型的干预者
正如使用先进包装的公司所发现的那样，这既费时又昂贵。据推测，一旦这些不同的方法可以被审查和标准化，这个过程将变得更快和更便宜。这可能涉及绕过硅中间体，在需要缝合多个网格的复杂设备中，中间体本身的价格可能高达100美元。

公司业务发展总监Ram Trichur说:“人们普遍认为硅中间体价格昂贵布鲁尔科学。“问题是用什么来取代它。有机介体的挑战是扭曲。有很多公司正在应对这些挑战，并与有机介体的特定格式合作。有些直接安装，有些则需要衬底。”

京瓷(Kyocera)、新科电子(Shinko Electronics)和三星(Samsung)一直在独立开发使用环氧树脂薄膜的有机中间体，这些环氧树脂薄膜可以通过标准工艺合成。这里的关键问题之一是匹配热膨胀系数(CTE)与硅的热膨胀系数。当然，这不是硅中间体的问题，但它一直是有机层压板和底填料的问题。根据有关该主题的几篇技术论文，减少中间层的厚度会有显著的帮助。

图1:有机中间体。来源:英伟达/ SEMCO

然而，目前还不清楚这是否会成为硅中间体的商业可行替代品。研究工程师Andy Heinig说:“有机插入体与硅插入体具有相同的线条和空间，但当你解决所有问题时，你最终会得到基本相同的成本。弗劳恩霍夫东亚峰会。“问题在于，你需要进行系统级的研究，以找出设计的最佳解决方案。其中一个变量是你需要在这些设备上传输大量数据。如果你把它减少到一定程度，你就可以使用有机中间体。但要发现这一点，比使用硅介质更困难。”

有机中间体并不是唯一的选择。布鲁尔公司的Trichur说:“也有关于玻璃中间体的工作，这是可调的。”“玻璃的CTE与硅相匹配，因此损耗低，适用于高频应用。玻璃也适用于面板级工艺，而且成本低。”

图2:试验车辆中的玻璃中间体。来源:佐治亚理工学院

插入器的选择
的最大吸引力之一2.5 d硅中间体，或“2.1D”有机中间体，使用tsv阵列而不是细线来提高吞吐量。这允许多管道连接到DRAM堆栈，即高带宽内存。

目前的HBM 2 JEDEC标准于2016年推出，支持多达8个堆叠DRAM芯片，并带有一个可选的内存控制器，类似于混合内存立方体。hbm2支持高达2gt /s的传输速率，每个包的带宽高达256gb /s。在接下来的几年中，HBM 3的带宽将增加一倍，达到512 GB/s。也有关于HBM 3+和HBM 4的讨论，尽管目前还不清楚确切的速度和时间框架。

所有这些设备的目标都是能够更快地在处理器和内存之间传输更多数据，消耗更少的能量，而2.5/2.1D并不是目前唯一的方法。许多业内人士表示，一些新设备正在开发中，它们使用的是在风扇输出上堆叠的逻辑/内存/逻辑。台积电已经通过其InFO(集成扇出)封装技术提供了这种能力一段时间了。

其他高端的扇出去使用不同的方法。“扇形扩散取代了中间介入的位置，”该公司高级工程总监约翰·亨特(John Hunt)说高级半导体工程(ASE)。“Chip-last更接近无机中间体，目前使用4个金属层和2.5个间距，收率高达99%。interposer的真正目的是增加有源器件的音高，这样就可以路由HBM2。高端扇出的热性能和电性能更好，因为铜RDL更厚，通孔电阻更小。但它们只在不需要1微米线的情况下有效。”

扇出技术也有很多选择，包括芯片先、芯片后、上模、下模。还有倒装芯片、系统封装和基板上的扇出。

重要的是，有很多方法可以解决这个问题，高速互连现在可以使用多种封装方法。直到几年前，主要的选择是扇出、扇入、2.5D和3D-IC以及多芯片模块，所有这些模块之间都有明显的性能和成本差异。目前，所有这些方法都有更多的选择，而且选择的数量还在继续增加，从而模糊了界限。

桥梁
另一种方法是使用低成本的桥梁。英特尔有嵌入式多模互连桥(EMIB)，它提供给英特尔代工客户作为连接多个路由层的选项。

图3:英特尔的EMIB。来源:英特尔。

与此同时，三星也为其客户宣布了一个RDL桥，它在再分配层(RDL)内完成了同样的事情。

图4:三星的互连选项。来源:三星

这两种方法当然都可以降低高级包装的成本，但它们比中间体更有局限性。因此，虽然网桥可以提供两个或多个芯片之间的高速连接，但使用这种方法可以将多少HBM堆栈连接到逻辑上是有限制的。

此外，虽然桥本身比填充了硅通孔的中间体更便宜，但由于连接是平面的，因此组装起来具有挑战性。影响多模封装的翘曲问题同样适用于桥接技术。

未来目标和问题
这种包内和包间互连技术最近备受关注的原因之一是，需要处理的数据量正在显著增加。其中一些数据必须在本地处理，使用多个处理器或核心，而另一些则需要在中间层服务器或云中远程处理。所有的计算模型都需要巨大的吞吐量，而试图将这种吞吐量构建到7/5nm芯片中变得更加困难。

过去的经验法则是芯片内处理总是比芯片外处理快。但是封装中两个芯片之间的距离可能比通过细线将信号从SoC的一边路由到另一边要短，在高级节点上可能会遇到RC延迟。然而，这一切都不简单，在5G等新领域，情况会变得更糟。

布鲁尔的Trichur说:“有几个材料和工艺方面的挑战。“首先，你有结构性的一揽子计划问题。然后，当我们进入5G时代时，集成介质的材料就会出现缺口。5G将是下一个材料挑战。所以现在你必须把新材料和新处理器集成在一个小的包里。你有更多的开关，你还必须集成天线，这本身就需要新的工艺和新材料。这是一个全新的挑战。”

先进包装将发挥关键作用的另一个市场是AI/ML/DL。关键指标是性能和功率，但更大的挑战是能够快速推出新设计。这部分的问题是，训练算法几乎处于恒定的变化状态，因此能够添加新的处理器或IP是时间敏感的。如果处理器或内存架构每六个月就需要更改一次，那么18个月的开发周期就行不通了。

试图将现成的组件用于单芯片解决方案可能会导致一系列问题。“我们在大型soc中看到的一个问题是，公司试图将所有东西粘合在一起，IP模型处于不同的抽象级别和不同的速度，”库尔特·舒勒(Kurt Shuler)说ArterisIP。“这需要你改变和破解互连模型才能让它工作。即使这样，由于模型的起源，它们也不是为引脚或TCM(紧密耦合内存)接口开发的，或者它们是周期精确的、近似定时的或松散定时的。所以我们看到的是一些没有大规模开发的东西。它们被开发成一个点问题。”

先进的包装可以在一定程度上帮助实现这一点。但到目前为止，大多数先进的封装更多地是针对特定的应用程序和特定的项目，而不是开发一个可供许多公司使用的平台。

公司系统工程副总裁Raymond Nijssen说:“如果它运行良好，你可以做伟大的事情。Achronix。“但这条路上有很多岔路口。有或没有中间人的解决方案。有不同的数据速率，所以有些解决方案具有非常高的数据速率。如果你是在写小字，这取决于你为什么要写小字。是因为你负担不起这么多的球，还是因为你对电力使用有一个硬性的上限，所以这是一个电力效率的问题?”

结论
到目前为止，这些问题都没有明确的答案。但好消息是，有很多选择，其中许多已经在市场上的实际产品中得到了验证，并显示出了效果。

下一个挑战将是在包装领域建立规模经济。这将要求该行业缩小选择范围。到目前为止，许多这种封装方法的实施成本都很高，这就是为什么它们出现在从智能手机(有足够的容量来抵消开发成本)到网络芯片(价格不是问题)的所有领域。

在未来，先进的包装将需要变得几乎无处不在，以推动AI/ML/DL推理在边缘节点、汽车和其他各种新市场领域的广泛应用。这需要在设计上有一定程度的灵活性的重复——基本上相当于大规模定制。这是包装界最终的发展方向，但要实现这一目标，需要做出一些艰难的选择。互联仍将是所有这些决定的核心，但哪种互联仍有待观察。

有关的故事
互联互通挑战不断上升
电阻电容驱动需要新的材料和方法。
如何选择正确的记忆
不同的类型和方法会对成本、功率、带宽和延迟产生很大的影响。