随着测试的重要性,早些时候集成是关键。
从前,在系统设计和实现测试是马后炮。这是一个单独的任务,可以添加schedule-essentially结束的项目,一个复选框前发送设计制造或在产品资格。现在,测试已不再是一个可有可无的选择,我们将会看到它继续增长的重要性。
安全性至关重要的半导体应用程序驱动的测试直接进入功能规范和系统架构的设计阶段。没有适当的考虑测试,高水平的覆盖在短的测试时间是不切实际的。安全不是事后产生的想法。集成测试策略不当导致负面影响系统性能,功耗,在获得最终产品安全认证。
实现高水平的诊断在短时间间隔覆盖在系统测试中,内建自测(阿拉伯学者)是经常使用。然而,这不能应用不小心不引起大规模电力系统,性能,和区域(PPA)点球,面临着严重的失败的风险,以满足在系统容错时间间隔(FTTI)。设计师必须了解测试需求,设计系统。分区方法只使用阿拉伯学者最安全至上次电流与短FTTI在系统测试和测试的设计与阿拉伯学者在接通电源的FTTI时更轻松。
设计师也依赖于内存阿拉伯学者(MBIST)。可怜的分区MBIST自测期间可能导致高功率密度。逻辑记忆和理解的物理安排BIST测序传播活动和降低电源完整性问题的风险。
EDA已帮助了这个问题通过两个关键的进展:1。)使用RTL-insertion测试电路,和2)。改变测试集成本地和总体EDA工具,流程和方法。
第一个开发、RTL-insertion MBIST等项目,帮助功能系统验证是必要的。如果测试电路插入只有合成完成后,全系统验证将被迫运行缓慢,昂贵的门电路级模拟。添加的关键行为RTL电路允许高容量仿真测试。这给了早些时候获得更广泛的测试集设计生命周期和有助于提高对系统架构的信心。RTL插入的好处是使用RTL刺激帮助系统级力量和热分析。检查一组更大的系统软件早期让设计师更好地了解潜在的可靠性问题,并允许他们在设计周期的早期解决电力问题。
EDA的第二个发展流本身集成测试整个过程。添加时间和功率分析到实现阶段允许设计师产生大大改善了性能较低的权力。同样,合成和place-and-route之间共享算法和数据提供了更多的可预测的路径收敛。物理合成是一个这样的例子。直到最近,测试这个循环之外发生。本机集成测试与RTL综合允许的PPA影响测试时可见EDA工具最灵活地帮助解决这些问题。指定扫描链和扫描压缩作为本机的部分物理合成流产生大幅减少路由资源和简化了设计收敛。只处理在RTL或post-synthesis生态不考虑物理冲击的要求设计师在PPA支付非常昂贵的罚款,时间表,或两者兼而有之。
这一趋势的持续创新和集成。在成像和DSP系统广泛采用高级合成需要紧密关系的适当时机(DFT)。这是一个激动人心的时刻是测试在EDA行业。
|
|
|
|
|
|
|
|
|
|
留下一个回复