193年我光刻占据了舞台的中心位置…

先进光刻出更小的功能越来越被辅以改善光刻技术成熟的过程节点,这两个需要soc和复杂的芯片是分解和融入先进的包。

直到7纳米时代,尖端芯片制造商的主要目标是要包到一个SoC的一切(SoC)使用相同的技术过程。从那时起,这些芯片越来越被分离成单个芯片,chiplets,或模块,允许芯片制造商添加以前边缘化的许多新特性,由于有限区域的EUV十字线(858毫米²)。这种分解还允许芯片制造商保持模拟特性,比如射频和权力在任何过程中技术最意义,没有创造的费用和头痛大多数字功能的模拟组件(通常称为大D /小)。

英特尔铸造服务,三星铸造,台积电继续支持ASML更先进的光刻设备的发展,标价3.4亿美元的报道每一个新的high-NA EUV扫描仪,甚至可能更多如果hyper-NA EUV真的出现在未来的某个节点。但更直接的问题是如何扩展193海里浸技术,占大约80%的半导体,根据GlobalFoundries。需要那些芯片从电动汽车充电站医疗设备,甚至更少的关键功能的服务器。

“你要优化光刻技术,”哈里·莱文森说,校长石版家HJL光刻。“有两件事现在在玩,和他们的关系。一个是逆光刻技术,它允许您最大化您的流程窗口,所以你可以挤出一点的任何给定的波长在任何给定的光学系统。过去了的速度计算可以做到的。是过于缓慢甚至几乎被应用到一个完整的芯片和不切实际的小块的电路。但它是加速,人们一直将它应用到越来越大的部分的布局。我们将能够应用到完整的芯片。至少有一个公司,微米,发表了一篇论文说,他们在做什么。”

相关是打印的能力而非直线的曲线特性。“你会获得更好的过程窗口比直线逼近曲线特性,”莱文森说。“有很多障碍,人们对这些工作。但使用弯曲的特性是一个最大的话题最近的光掩模日本[2023]会议上,它肯定是一个主题在[有]2月先进光刻和模式。”

虽然会有持续需求缩减一些数字逻辑使用high-NA EUV sub-1nm范围,同时爆炸增长在193 nm深紫外(DUV)范围内,这是许多chiplets和模拟功能正在开发中。

就是一个很好的衡量193海里活动的200毫米晶圆产能。高级主管克拉克曾半市场情报团队估计,全球产能将从每月690万片2023年到750万年的2026人,增加了8.7%。他指出,至少就目前而言,在200毫米遗留流程将在chiplet架构的作用是非常有限的。

Chiplets今天使用仅限于最大的芯片制造商,和几乎所有的那些Chiplets内部开发。但这将改变随着时间的推移chiplets商业化,和DUV需求能力可能会增长。

“有强烈愿望在一个非常高的层面可以混合和匹配功能,不需要重新设计每一个自定义模市场份额,”Mike Kelly说,先进的包装开发和技术集成的副总裁安靠。“这是变得可行和具有成本效益的,你看到的系统架构师真的开始利用它。当我们显示越来越多的准备就绪,这些架构师会,“好了,好了,我可以这样做。它是相对无风险。现在,这个怎么样?”

有很多方法设计systems-on-chip或系统组成的芯片或chiplets高级包。除非形式决定了需要填满的最小面积,在许多情况下,一组芯片或与DUV chiplets发达成熟的节点和包装使用高速接口可能足够和便宜得多。

“我们22都不会是顿悟,”格雷格·巴特利特说,首席技术官GlobalFoundries,去年在接受采访时说。“这就像瑞士军刀。你可以做超低泄漏。你可以做超低功率。你可以做毫米波。你可以把高电压,因为您可以构建设备与SOI散装设备,当然你可以随心所欲地加速投放市场的时间客户想要的。”

选项的数量正在增长,从不同的材料和结构,使用现有技术的不同方法。考虑到行业的熟悉双模式,大部分由反复延迟EUV市场,193纳米光刻技术被广泛证实14 nm。

“虽然EUV晶圆厂有他们所有的顶尖人才致力于EUV,大多数工厂一般没有——也计划——EUV,”阿基说》的首席执行官d2。“所以,有很多行业的顶尖人才有时间工作non-EUV前缘和继续缩减,尤其是利用光掩模与分划板的组合增强技术(ret),包括曲线的特性。”

三个顶级铸造厂继续使用DUV和EUV,但是有一个重大的机遇,在193 nm其他人利用现有投资流程。在193纳米的前沿,然而,晶圆厂面临许多挑战实现事实上对准精度,设备利用率最大化,提高整体收益。

“有一大笔钱在半导体远离流血的边缘,我们往往会忽视,在某种程度上,”约翰·Sturtevant说产品开发高级主管西门子EDA。“一小部分公司专注于EUV最终high-NA EUV,但也有许多公司已经投资193海里,可能在浸几年后做了投资。这些公司有很多能力,问题是如何使他们能把这些决议至于最高的产量。

瑞利分辨率标准:
在其核心,任何光刻过程的解析是受瑞利决议标准。这个限制是由波长,称为k1数值孔径和因素。目前与波长和数值孔径的限制,k1的地方许多创新的解决方案应用于提高分辨率,减少螺距,实现节点低至20海里。这些较小的临界尺寸可以通过使用较小的光波长和大透镜数值孔径(NA),同时推动k₁尽可能接近0.25光刻的物理限制。

CD = k1·λ/ NA

在瑞利方程,CD是最小的可能的特征尺寸,λ是光的波长和NA的数值孔径镜头使用的扫描仪。NA定义多少光线,k₁是一个系数由多个可能的过程。

浸没式光刻技术
浸没式光刻技术是一种技术,它使用一种液体介质,一般都是水,投影透镜和圆片来增加数值孔径(NA),提高光刻的分辨率。液体培养基中还增加了景深,帮助减少地形变化的影响在晶片的表面,允许更大的过程纬度和提高产量。第一个实际实现浸入式光刻的半导体行业发生约2006作为解决方案推动光学光刻技术的极限超出后用干光刻技术是实现多个延迟推出的EUV。

液体浸提出新的挑战的流体处理和污染控制。专业浸系统被开发来处理,分发,有效地恢复浸液。维护浸液的清洁是至关重要的,以避免缺陷和光刻过程中产生问题。

浸没式光刻还强加额外限制面具设计由于浸液的存在。浸液之间的交互和面具可能导致透镜和改变图像质量的影响。设计面具能够承受流体相互作用,确保准确的模式一直是一个重大挑战。

多模式
多模式是一种技术,涉及到复杂的模式分解为多个简单的模式,然后单独接触晶片和结合形成所需的模式。这项技术最初在1990年代早期探索互补相移掩模技术,但其实用性在制造业被认为是可疑的。然而,随着延迟EUV技术保持进一步推动这一进程,产业最终被迫接受多模式技术在2000年代中期,使的延续摩尔定律和促进过渡到高级流程节点。

“既然没有在波长限制或数值孔径,我们看到越来越多的公司把投资在双模式达到较低的节点,从45 nm 28 nm 22纳米,“Sturtevant说。“双模式,扩展多模式,是终极作弊减少瑞利准则k1因素是因为你真的把它切成一半一旦你做双模式。”

在过去的十年中,大量的工作已经完成开发高效的算法将输入设计分解为两个,三个,甚至四个面具。内存制造商特别青睐的自对准双重模式或自对准四模式,利用智慧的过程,包括沉积和蚀刻技术。

“当前浸的最小分辨率193扫描仪,1.35 na, 80 nm,双模式这下降到40 nm音高(20海里行x 20 nm空间),”菲利普Leray说imec的先进模式总监。“通过应用沥青由四个部门,一个可以降到20到21纳米沥青的基本规则。临界尺寸均匀性的控制是有限的“行走”现象的核心结构,并通过层边缘位置错误的块和是关键限制,但该行业已经建立了强大的经验。水平的控制达到了今天是成熟,竞争非常激烈。”

技术,如自对准双模式(SADP),自对准四模式(SAQP)和自对准lithography-etching (SALELE)都是多模式的解决方案。这些过程依赖于垫片沉积技术,主要是原子层沉积(ALD),使控制产生的临界尺寸(CD)。

反思面具
曲线屏蔽了一个有趣的机会改善sub-resolution协助功能(SRAFs)和扩大窗口过程。尽管SRAF技术已开始使用线上光刻的时代,进步在景深有突出的好处从直线(曼哈顿)SRAFs曲线SRAFs。

“弯曲的面罩提供优越的晶片结果只要可以写准确、合理的时间/成本,”》说。多波束写道:任何形状在常数时间给定的抵制和写作方法。Variable-shaped-beam (VSB)写时间拍摄数的函数,但曲线的最小宽度开口(MWCO)结合VSB照片重叠和生产高品质的晶片用更少的镜头通过评估基于mask-wafer双模拟射击位置。我们最近的研究结果显示优越射杀数相比传统(non-curvy)光学邻近校正(OPC)比晶片过程窗口。”

过渡到曲线SRAFs可以产生过程窗口提高约20%。虽然不是一个必要性在193纳米以上技术,它已被证明有价值较小的节点。多波束的可用性面具作家创造了采用曲线掩蔽,打破了长期以来范式掩模成本与计数。虽然有增加成本曲线掩盖,他们是相对较小的投资相比EUV光刻。

“同时EUV开始进入量产阶段(HVM),该行业开始采用多波束面具作家,“说》。“几乎所有EUV掩现在用多波束面具的作家,但前代variable-shaped-beam面具作家仍然主导着面具作家可以在面具商店今天。”

图1:2022年度杰出人物eBeam倡议的调查指出,制造业的挑战曲线面具。面具商店软件基础设施是关注最高的。来源:eBeam倡议

但这并不总是像听起来那样简单。EDA工具是善于自动化直线形状,但它们远不及当曲线。“这将是伟大的,如果他们真正开始把弯曲的特性设计、“HJL的莱文森说。“这是下一步。有一大堆的事情,喜欢你好place-and-route吗?一旦你这样做,你必须处理寄生痛苦。”

OLE过程控制
一个关键因素在实现更高的收益率从技术,扩展193纳米技术OLE过程控制(OPC)。半导体晶圆厂使用许多来自不同制造商的设备,每个都有自己的通信协议。OPC作为一个框架,允许无缝之间的通信和集成各种应用软件、设备和控制系统参与制造过程。

OPC提供一个标准化接口集成和优化设备性能。通过实现OPC服务器的设备和OPC客户端在控制系统中,制造商可以收集设备实时数据,执行设备健康监测,实现预测维修策略。这种集成和优化有助于提高收益率通过减少设备停机时间,减少可变性,并确保有效的过程控制。

OPC使实时过程监控和控制,允许制造商密切监控整个生产过程关键参数和变量。在先进的193 nm节点技术,精确控制至关重要,OPC促进来自多个数据源的数据的收集和分析,如传感器、致动器、计量设备。这种实时监控有助于识别过程偏差,使快速的纠正措施,最终提高产量和减少制造缺陷。

随着行业的发展在推动193纳米光刻技术的前沿,OPC已经成为一个标准的做法。公司的前沿技术已经采用OPC克服的挑战与较小的节点和193纳米光刻技术。

OPC和曲线的结合屏蔽是一种强大的方法来提高产量和精度通过最小化边缘位置错误事实上公差。OPC模拟的准确性是由在线验证的必要性,也驱动采用先进的计量技术。

机器学习
半导体制造商正在拥抱机器学习(ML)的力量和深度学习(DL)、人工智能(AI)的子集,以解决复杂的挑战和解锁新的机会在193 nm流程。ML算法分析在光刻过程中生成大量数据,使更快和更准确的识别关键的特性和潜在问题。

“没有停止AI的火车,”Sturtevant说。“但晶圆厂仍不愿承诺这些数百万美元的面具集人工智能,因为如果在一些设计在某种程度上,或在电路,它奇怪的东西?所以,判决仍在,但机遇是巨大的机器学习技术寻找模式的热点地区。如果你能做到,通过分析与改进的功效,这是一个数百万美元的储蓄命题工厂,否则必须使用很多东西像明亮的现场检验计量过程中找到这些东西。”

广泛的训练数据集模式识别算法可以快速识别模式和优化曝光参数,导致更高的分辨率和更好的临界尺寸(CD)控制。热点检测使用ML算法帮助识别领域容易光刻过程失败,让积极的措施来缓解这些问题。此外,ML-powered缺陷检测系统提供实时分析,减少误报率,提高总收率。

“支持教师/ OPC是最主要的一种方式之一深度学习与半导体制造用于帮助,但其他领域像自动缺陷分类(ADC),机器保养预测或断层识别也成熟的深度学习贡献,”》说。

通过分析流程的输入和输出之间的复杂的相互作用,毫升模型可以确定最优的工艺条件,最大化产量和减少缺陷。这种优化导致提高过程效率和产品质量,尤其是chiplets等行业探索新的途径和3 d包装。

毫升也在数据处理中扮演着关键角色之外的各种光刻应用模式识别和缺陷检测。例如,毫升可用于缺陷分类、电子束图像去噪和电气性能的预测。

其他选项
光刻技术并不是唯一的方法来创建一个芯片。最平用于蚀刻线到硅或其他材料。一些结构也可以使用定向自组装生长均匀,尽管目前它被用来修复模式比打印他们面具或芯片。

“有几种不同的方式使用DSA,”大卫说油炸,计算产品的副总裁林研究。“有pattern-healing应用程序,你还完成一个完整的模式模块,然后你使用DSA治愈一些模式的背景辐射,如缺少孔缺陷或直线边缘粗糙度平滑。我看过DSA的示威活动在这些类型的流程,我们会看到DSA很快就以这种方式使用相对。DSA不会取代沉积和模式流,它只是增强了他们。DSA的模式乘法是一个有趣的方面,你模式一行让DSA过程产生的频率增加版本。然而,这是非常棘手的。这个行业已经十分擅长spacer-assisted多模式,DSA有一个具有挑战性的时间replacing-spacer辅助频率乘法。此外,实际模式增长的DSA可能是很长的路要走。这是三个不同的潜在的DSA的插入点。第一个可能会很快发生。第二个是要挣扎,因为这个行业已经非常擅长spacer-assisted多模式。 I’m not sure if or when that third use case will happen.”

展望未来
小延伸193海里流程节点将在半导体制造业继续发挥至关重要的作用。尽管挑战和局限性,这个行业在发展中取得了显著进展技术,如多模式实现缩放。间隔沉积技术的持续进步和光刻过程的控制将进一步完善基督教民主联盟和边缘位置,使更小的基本规则。

此外,chiplets和3 d流程的集成/包装是引入新的机遇和复杂性。芯片设计者之间的协作,光刻技术专家,和包装工程师将是至关重要的,以确保有效的集成,同时保持高可靠性和性能。

利用ML算法数据处理和优化将提高整个光刻过程的效率和有效性。随着半导体工业的发展,它将见证变革性的变化由ML,先进的光刻技术,和保证金优化策略。越来越复杂的设计,采用新材料、和更高的性能需求的设备需要采用。

“如果你看看路线图8到10年,我们最终会看到经典摩尔定律扩展,因为事实是,没有人在波长低于13.5纳米,没有人真的在一个数值孔径0.55以上,“Sturtevant说。“我们不会有较小的球场约1.2海里后,或12埃,节点。所以,问题是,我们如何让创新?我认为多模式,曲线掩蔽、机器学习和3 d集成的主要事情的人指着更具成本效益的生产变得更加函数到每个包中。这将允许大多数制造商没有投资下一代光刻设备。采用这些方法,他们可以呆在193海里,使任何类型的设备,他们想要更多的和更强大的保持低成本。”

结论
延伸193海里进程较小的节点提供了半导体行业的机遇和挑战。在多模式和间隔沉积技术实现扩展,尽管困难控制基民盟和边缘位置。和ML技术促进光刻应用程序数据处理,优化决策和工艺参数。

不过,更多的专家之间的合作在芯片设计中,光刻,包装,和AI /毫升成功需要较小的节点和创新芯片架构,以确保193纳米光刻技术是兼容的新兴趋势。

编者斯珀林对此报道亦有贡献。