“零缺陷

杰夫Dorsch和埃德·斯珀林

测试芯片正变得越来越困难,更耗时,以及更多critical-particularly这些芯片在汽车、工业自动化设备和各种优势。现在的问题是如何提供足够的测试覆盖率,确保芯片正常工作没有放缓生产过程或推高了成本。

平衡这些需求是当务之急。这看似矛盾的目标使测试,它曾经是一个可预测的和有些平凡的任务,半导体行业面临的前沿问题。但与过去不同的是,没有单一的设备将解决这些问题。事实上,它将需要改变整个供应链,从早些时候的适当时机策略的设计流程和更多的点测试将被应用在制造和包装方面。

主要有三个问题需要解决:

• 有更多的测试由于节点减少,这些都会增加芯片的密度在前缘。使用现有的设备需要更多的时间来测试那些额外的元素或覆盖减少。
• 有多个异质元素分散在芯片因为缩放不提供相同的性能和能力改进比过去,特别是对于应用程序等人工智能和云。测试程序的复杂性大大增加,包括各种各样的互动很难计划。
• 一些芯片的内部测试人员无法访问multi-chip包。虽然测试通常是在组装之前,可以在组装过程中损坏芯片。但这并不总是可能知道损坏的程度,直到收集足够的数据。

所有这些因素增加测试时间,测试程序的复杂性,和测试的总体成本。业内人士说,历史上的天花板测试芯片预算总额的2%至3%。但预算已经走高将所有这些以及更多的问题。

“只是没有足够低的测试成本,”戴尔Ohmart说,杰出的成员在德州仪器公司技术人员。“我们绝对艰难的测试挑战测试解决方案,我们的质量发展。客户的满意是我们最大的问题,我们认为我们是测试芯片不够好。我们错过了报道。”

芯片制造商和客户真正想要的是一个平面测试预算与零缺点,尤其是在汽车等市场。和客户一直在推动测试设备公司解决这些问题。

“测试的成本不会上升,”阿尼尔Bhalla)说,市场营销的副总裁天体电子学测试系统。“但你也必须测试更多的复杂性和更多的东西。有多个温度插入在汽车。和先进的包装你有更多的时钟报道。”

新策略出现
解决这些问题需要大量的创新,在设备和方法。
一个解决方案是重用更在实验室测试数据在制造业。

”公司也开始采用这种方法对吞吐量时间生产和创造一个共同的架构描述部分,”约翰·邦戈兹说,半导体测试软件的高级产品经理国家仪器。“我们看到在电力相关问题,减少电压和温度(PVT)。需要做这个工作的是界面的理解偏差,测试方法和测试设备。”

同时,测试数据的数量也在增加,这就需要看测试数据上下文的其他数据,甚至可能在系统其他组件。

“有更多的数据,因为部分更加复杂,“邦戈兹说。“现在你需要大规模的分析。你需要看看所有的数据,而不仅仅是单独的测试程序。你需要了解在晶圆级会发生什么。已经帮你解锁额外的收益率上涨的好处,因为你可以识别问题早在这个过程。另外,你得到一个测试时间减少。你知道如果测试失败,测试B失败。”

最受欢迎的方法是增加更多的并行测试,其中包括更多的测试在同一时间。但这是不够的了。

“你把设备放在一个插座,你可以做热,tri-temperature和功能测试,“Bhalla)说。“人们想要的系统级测试,因为它增加了价值。但是你也要看看还有什么需要改变。你需要做更多的晶圆探针,探针需要做系统级测试。你也可以其他测试和扫描进入系统级测试,这基本上意味着你做大规模并行测试”。

并行性在这个过程中增加了更多的复杂性,大规模并行测试需要几个档次。

图1:大规模并行系统级测试。来源:天体电子学

拼图的另一块包括设计测试。与验证,整个设计流程的目标是进一步转变关键部分避免问题在之后的设计。

“我们的目标是开发一个早期测试策略可以优化覆盖,减少成本和增加吞吐量,”李蜀说,业务发展经理效果显著。”DFT你想尝试很多事情在模拟阶段。并不是所有的这些将去生产。所以对于一个典型的数字芯片,你想关注模式启动模式功能的任务。射频和混合信号,你可能使用数字资源控制设备。但是很多射频和模拟测试仍然是使用示波器和频谱分析仪等仪器完成。”

使它更难移动数据从实验室到工厂。“你增加了整体测试复杂性和增加系统级测试,将严格要求测试人员和测试校准,”李说。“实验室和工厂非常不同的世界。在数字方面,面临的挑战是如何激励设计师和DFT工程师认为提前测试。在板凳上哪里有很多测试,需要进行更多的测试。如何关联的测试和生产是非常具有挑战性的。

什么出错
结果往往不均匀,因为的技能,知识和经验的测试工程师是不均匀的。

“这不仅仅需要很多技术,“倪的邦戈兹说。“你需要拉近特性和生产组织在一起,压缩他们的工作流到一个共同的平台上。这并不总是那么简单,特别是与市场整合。即使你实现所有这一切在一个公司,然后公司出去,获得另一个公司,你必须开始一遍又一遍。”

模拟日益增长的重要性传感器在复杂的测试过程。

“在数字世界,我们知道怎么做停留在错,但随着技术已经变得更小,更快,晶体管处于断层不是全部了,“TI的Ohmart说。“有各种各样的过渡故障发生,也同样令人沮丧。我们没有那么好的模型在数字世界处理过渡的东西。在模拟世界里,我们没有一个计划对于理解我们是如何覆盖所有可能的故障模拟电路可以给我们。我们依靠个人测试开发工程师的知识和技能提出的计划好的测试覆盖率”。

对于大多数测试,主要问题是足够的一个特定的应用程序。但随着复杂性和密度水平增加,有新的问题是什么错过了它的成本,以确保不会发生。

“困在报道只是不够好,”马修诺尔斯说,硅学习产品营销经理导师,西门子业务。“你可以测试在细胞内和各种不同类型的故障模型,基于模拟的模拟实际的设备本身。在纸上看起来很好。你得到优秀的报道。但缺点是,它增加测试成本。人们想要的,如何平衡报道,他们愿意支付多少。”

接近结束的制造过程,测试行业斗争的绝对必要的,什么不是。

“这是一个非常艰巨的任务,捡起所有签发质量检测到现有的断层模型,一些只有在系统环境和设计是在交付后做一切,”戴夫·阿姆斯特朗说,业务发展总监效果显著。“挑战是在测试中,捡起这些碎片是巨大的,毫无疑问。”

未来更多的复杂性
实际上,这是增加复杂性的复杂度。

“有更复杂的测试人员,更复杂的处理方案,更复杂的载荷板,更复杂的software-everything的更复杂,”Ohmart说。成本是一个问题,但这不是问题。“我们的第三大测试问题是测试的成本。现在,我想说我们的问题比他们更相关的质量和可维护性的成本。”

工程师需要更多的时间处理更多的这种复杂性,。

“当事情变得更复杂,测试变得非常复杂,因为国家/空间爆炸,即使在模拟电路,你需要做一些给了测试的人们足够的时间来完成工作,”乔治Zafiropoulos说,在国家仪器解决方案营销的副总裁。“固有的低效率是在当前的系统。有不连续的流,因为不同的数据格式,因为缺乏共同语言,因为有不同的人在不同的地理位置,可能会或可能不会花任何时间。在文化上,有一个问题。”

但这些问题需要解决,以利用新的市场,如5 g和人工智能。

“我们都看到一个曲棍球棒的高频率,高针数,探针密度更高,更高的一切,”阿姆斯特朗说。“这是要打击你的成本方程。最大的挑战是,“是的,我们需要了解我们所做的在合理的时间,但我们也需要工具来获得兆赫每毫米连接这些设备具有成本效益的方式。“对我来说,我们最大的挑战是信号密度。”

先进的包装,先进的问题
时间是一个关键因素,部分原因是成本,还因为时间的芯片通过制造。放缓的过程会导致延误整个供应链。

说:“上市时间是一个非常大的挑战。”艾米梁,形状因子的首席营销官。“真正呈现的新挑战是先进的包装。”

形状因子并不是独自在这个观点。“我们看到很多客户向我们走来,想把很多不同的东西在一个包中,“说丰富的水稻,业务发展高级副总裁日月光半导体。”复杂性涟漪在整个过程中,从设计,通过晶圆测试,装配,和最终的测试”。

探针卡公司,退缩的探针间距缩小晶体管的地方。具体来说,调查投入先进的包装项目扇出wafer-level包装和very-fine-pitch铜柱子萎缩速度比过去。

“在十年前,探测器距从来没有真正改变,”梁说。“这200微米到150微米呆了,很长一段时间。但是现在,每年,我们看到10至20微米萎缩。,几乎就像是一种前端几何缩小晶体管正在重演的调查。现在,几乎所有的探针卡的使用光刻技术,因为这是唯一的方法让我们跟上探测器的速度萎缩。”

图2:识别探针问题变得至关重要。接触电阻图显示鞠躬在探测器的中心。来源:效果显著

拥有先进的包装,一个关键问题就是好死。一个芯片缺陷会导致多个芯片包中的失败,放大成本未能检测到故障的影响。根据应用程序,涟漪效应可以最小的也可以是严重的。

”低成本零部件,即使multi-chip,可能不太大的交易,因为你可以做很好的晶圆测试覆盖在一些裸露的死,和你有一些很著名的,可能死,你可以把包好,“说大米“它通常可能是使用者应用程序,所以你不用担心它不是一个防弹好死。但是当你进入一些成本较高的应用程序,比如一些高端图形加速器周围具有高带宽内存,一个包将会从200美元到400美元的IC的内容。,你必须非常小心。如果你也将所有被动组件添加到它,你可以有一个几百组件在一个包。”

结论
测试结束时不再只是一个简单的步骤制造。它已成为不可分割的一部分,日益复杂的过程,有自己的复杂的权衡。

“半导体行业一直在30 - 40年旅程的质量改进,“TI的Ohmart说。“问题是,你需要什么质量的期望改善加速更快比我们设法提高质量。当我开始在1980年,我们发货的质量出了门然后是可怕的——成千上万的ppm。这是可以接受的。现在有这种期望的基本上是零。将零缺陷的半导体制造商。每个人都忘记了,几乎所有质量过程,世界上已经到位,是风险管理过程。他们的统计,其中大部分是定义一个可接受的质量水平事件或逃跑了。零不一定是一个可实现的目标。你必须设计质量为零。 What that means is we have to push the quality implications back up into the design. We’ve got to be able to very quickly and more easily know, and be able to sort out, the correctly built devices from the incorrectly built devices. That’s really the issue here. You have to more quickly and easily sort those out than we can today. And that means coming up with design-for-test techniques that help us do that.”

这使一个巨大的负担的所有部分的供应链,尤其是安全性至关重要的应用,如汽车电子、医疗设备、军事/航空航天系统。目前的标准是零缺陷和测试技术和方法必须调整以达到这一目标。

有关的故事
是谁支付汽车芯片测试?
如何测试物联网设备吗