先进包装中的缩放凸距

先进封装的互连正处于一个十字路口，因为各种各样的新封装类型正在进一步进入主流，一些供应商选择扩展传统的凹凸方法，而另一些供应商则推出新的方法来取代它们。

在所有情况下，目标都是随着正在处理的数据量的增加，确保IC包中组件之间的信号完整性。但随着设备的不断缩小，越来越多的组件被添加到高级包中来处理、移动和存储更多的数据，将需要具有更多I/ o的新技术。因此，虽然在可预见的未来，传统的焊锡球和/或铜微凸点仍将被使用，但新技术正在开发中，可以增强或取代这些互连技术，增加I/ o数量，并提供更多的扩展空间。

一如既往，规模和成本是决定因素。铜微凸点比焊料球/凸点更小，可以在封装中实现更多的I/ o。在当今的先进封装中，最先进的微凸点间距为40μm，相当于20μm到25μm的凸点尺寸，模具上相邻凸点之间的间距为15μm。

图1:采用HBM3内存的2.5D/3D系统架构。铜微凸点连接中间体和底座模具。微凸点也用于模对模连接。来源:Rambus

超过40μm间距，包装客户有一些选择。首先，他们可以利用现有的凸起技术开发封装，从目前的40μm间距扩展到10μm间距，到10μm间距时，这些方案将失去动力。另一种选择是一种称为铜杂化键合的新技术。在混合键合中，模具不使用封装中的凸起连接。相反，它们利用微小的铜对铜互连，实现比传统封装具有更多I/ o的更细间距封装。对于封装来说，混合键合的起点是10μm pitch及以上。

AMD已经在未来的处理器产品中采用了铜混合键合技术。该公司正在使用台积电的混合键合技术。其他铸造厂也在研究混合键合技术。但并非所有包装都需要混合粘接，该技术针对的是高端产品。即使这样，混合键也是一个昂贵而困难的过程。

英特尔和其他公司并没有转向混合键合，而是希望扩展现有的凹凸互连技术，并围绕它们开发间距超过40μm的封装。英特尔封装开发工程师赵志李在最近的ECTC会议上表示:“将焊料微凸点互连扩展到更小的间距，利用现有的基础设施，同时保持与现有的硅和封装技术兼容，可能仍然是有利的。”

英特尔描述了一种将凹凸间距缩小到10μm的方法。一些osat公司也在研究更细间距的铜碰撞技术。但随着焊料/铜凸点技术的扩展，挑战也在增加。需要新的材料、工艺和工具。

尽管如此，下一代碰撞技术和混合粘接技术都将在该行业发挥至关重要的作用。他们将推动更多的发展先进的包，以及chiplet模型。为chiplets在美国，芯片制造商的库中可能有一份模块化芯片的菜单。然后，客户可以混合和匹配这些芯片，并将它们集成到现有的包类型或新架构中。

小芯片正在成为改进芯片设计的另一种选择。传统上，为了改进设计，供应商会开发一个系统级芯片(SoC)，并在每一代设备上集成更多功能。但这在每一个转折点都变得越来越困难和昂贵。虽然这种方法仍然是新设计的一种选择，但小芯片有望成为下一个大事件。混合键合或鳞状突起是chiplet拼图中的关键部分。

包装景观
IC封装将芯片封装在一个类似于外壳的单元中，以保护设备不受损坏。封装也可以提高模具的性能。

“该行业正在加大对先进封装的投资，并一直在努力提高系统级互连密度，降低功耗，实现更小的外形尺寸，并通过扩大封装级pitch和将更多功能集成到单个封装中来降低成本，”英特尔高级项目经理Xiao Liu表示布鲁尔科学．

该行业已经开发了1000多种不同的包装。客户根据给定的应用程序选择包。

细分封装市场的一种方法是通过互连类型，如线键合、倒装芯片、晶圆级封装(WLP)和过硅通道(tsv)。tsv提供最多的I/ o，其次是WLP、倒装芯片和线键合。

根据TechSearch的数据，大约75%到80%的封装是基于线粘接的。焊丝焊接机用细线将一个芯片缝到另一个芯片或基板上。线粘接器用于制造商品和中档包以及存储器堆栈。

与倒装芯片，在芯片顶部形成微小的焊料或铜凸点。然后将该设备翻转并安装在单独的模具或板上。这些凸起落在铜垫上，形成了电气连接。

在这个过程中，凸模使用高速倒装芯片粘合器连接，然后是大量回流过程。“很多倒装芯片设备不需要很好的音高。Kulicke & Soffa (K&S)的首席技术官Bob Chylak说。“倒装芯片粘合工拿着芯片，把焊锡球浸入助焊剂中，然后把它们放在PCB上。然后PCB通过一个回流炉，回流炉熔化焊料，然后固化它。”

倒装芯片用于开发多种封装类型，如球栅阵列(BGA)。图形芯片和处理器包含BGA包。在倒装芯片中，芯片上的凸距范围为300μm ~ 50μm。

“我们仍然看到140μm到150μm的粗间距封装。这仍然是主流，而且短期内不会改变，”Promex的首席技术官Annette Teng说QP技术．“我们开始看到一些110μm到120μm。40μm以下仍处于研发水平。”

与此同时,一个扇出封装是晶圆级封装的一种。在扇出的一个例子中，一个DRAM芯片被堆叠在逻辑芯片上。

tsv用于先进的2.5D/3D包，通常用于高端系统。在2.5D/3D中，模具被堆叠或并排放置在包含tsv的中间体顶部。tsv提供从模具到电路板的电气连接。在2.5D的一个例子中，ASIC和高带宽内存(HBM)并排放置在中间片上。(HBM是一个DRAM内存堆栈。)

与2.5 d，焊球位于基板底部，将封装与板电连接。C4凸起，这是较小的结构，连接衬底和中间物。较小的铜微凸点连接中间体到底座模具。在HBM中，使用40μm间距的微小凸点连接DRAM模具。

为了在这些封装中堆叠和连接模具，热压键合(TCB)系统将一个模具挑出，并将凸点与另一个模具的凸点对齐。该系统通过力和热来粘合凸起。

展望未来，供应商希望开发具有40μm间距以下凸起的HBM模块和3D包，以实现更多的I/ o和带宽。芯片客户可以使用更细的凸起来开发先进的封装，或者采用铜混合键合。有些人可能对不同的包使用这两种方法。

铜凸点的间距从40μm扩展到10μm。然后，该行业需要转向混合键合，实现10μm及以下间距的互连。但并不是所有的包装公司都能开发混合粘接技术。这对大多数osat来说都是昂贵的。它需要一个昂贵的半导体工厂来实现这些过程。

一些代工厂是仅有的能够将混合键合引入生产的供应商之一。即便如此，用于包装的混合粘接仍具有挑战性。“混合键合的最大挑战是晶圆表面清洁度，晶圆翘曲，以及模具中铜和介电材料之间的台阶高度，”该公司技术总监Tony Lin表示联华电子．

还有其他问题。该公司高级包装开发和集成副总裁Mike Kelly表示:“未来几年肯定会推出具有非常好的沥青(使用混合粘合)的产品。公司．“这是一个昂贵的过程，在未来几年可能仍将是超高表现的场所。”

克服困难
考虑到这一点，英特尔和其他公司正在利用传统的超过40μm的微凸起开发新的高级封装。供应商也在开发下一代HBM3HBM技术与2X凹凸密度超过HBM2e。HBM3的带宽为8.4Gbps，而HBM2e的带宽为3.6Gbps。

扩展微凸点有一些优点。首先，它利用了现有的焊料/铜凸点基础设施。其次，几家供应商正在研究细间距凸点技术，如Amkor、日月光、英特尔、JCET、三星和台积电。

开发带有凸起的包并不新鲜。在20世纪60年代，倒装芯片封装作为一种组装技术出现。最初，倒装芯片过程涉及C4(受控坍塌芯片连接)凸起的形成，其直径从200μm到75μm不等。

C4凸起仍然用于包装，但它们是课程-pitch结构。因此，从2006年的65nm节点开始，英特尔和其他公司转向了较小版本的C4凸起，称为铜微凸起/柱，有时也称为C2凸起。初始铜微凸点直径为25μm。

铜凸起由带有薄镍扩散屏障的铜柱和锡银焊锡帽组成。C2凸起比C4凸起具有更好的热和电性能。这是因为Cu的导热性和电阻率优于焊料，”unicicron的CTO John Lau在他的新书《半导体先进封装》(施普林格，2021)中说道。

为了制造更小的铜微凸点，这个过程类似于C4流。首先，芯片在晶圆厂的晶圆上加工。然后在晶圆片底部形成凸起。

为此，表面沉积与凹凸下冶金(UBM)使用沉积。然后，在UBM上应用一种称为光刻胶的光敏材料。使用光刻系统在抗蚀剂顶部预先确定凹凸尺寸。那个图案被蚀刻出来，形成了一个小缺口。

使用电化学沉积(ECD)系统，用铜填充或镀上缺口。抗蚀剂被剥离，结构被蚀刻。该结构被回流或在烤箱中加热，形成凸起。

图2:微bump工艺流程。来源:John Lau, unicicron

目前最先进的微凸点间距为40μm，凸点尺寸在20μm到25μm之间。根据杜邦公司的数据，凹凸尺寸约占凹凸间距的50%。

未来的包装将采用更小、更细的铜凸块。“在凸起的柱子上，我们发现了18μm的间距，9μm的直径，20μm的高度。在一块直径为18μm的300mm晶圆上，大约有2亿个凸起。上的创新．“我们曾听到客户声称，有10μm的间距，5μm的直径，10μm的高度。在间距为10μm的300mm晶圆上，大约有5亿个凸起。5μm的凹凸直径是我们从客户那里听到的最小的。”

移动到较小的凸起会带来一些挑战。Han说:“随着焊料凸点间距的减小，凸点高度变短，可用于粘结的凸点表面减少，而模级凸点数量增加。”“随着碰撞次数的增加，碰撞尺寸的减小意味着建立可靠电气连接的误差范围更小。模级凸点共面度、凸点表面粗糙度和凸点硬度随着凸点间距的减小变得越来越重要。粘接过程中使用的温度、时间和压力取决于模级凸包共面度、凸包表面粗糙度和凸包硬度的质量。在粘接过程中使用的更高的温度、更长的时间和更大的压力会增加成本和损坏模具的风险。”

所有这些都在整个制造流程中提出了几个挑战。以蚀刻为例。“铜柱和焊锡凸点的直径更小。由于蚀刻而导致的低切割变得越来越重要，”优尼康的Lau说。

ECD电镀工艺也具有挑战性。Manish Ranjan表示:“随着客户瞄准下一代microbump解决方案，电镀均匀性和共面性控制变得越来越重要林的研究．Lam的电镀单元设计提供超高均匀对流，以实现均匀的快速沉积速率。此外，专利技术解决方案，如先进的表面处理能力，可以实现最低的缺陷性能。”

最重要的是，向较小凸起的转变也可能需要新的和不同的凸起结构。假设一个间距为40μm的微凸点，凸点高度为25μm。在该凸起中，铜的结构高度为15μm，而镍的高度为5μm。其余部分是焊帽。

杜邦(DuPont)高级包装技术全球营销主管古普塔(Shashi Gupta)表示:“在这种结构中，铜比镍更大。”“当你的音调越细，铜管高度就会开始缩小。在某种程度上，铜的厚度和镍的厚度差不多。焊帽也在收缩。”

在一个假设的例子中，未来的铜柱可能具有3μm的铜结构，3μm的镍屏障和5μm的焊锡帽。在这种厚度下，要保持晶圆上的均匀性是很有挑战性的，”Gupta说。“所以，你可能需要考虑在支柱结构中选择一种金属，顶部是焊料。”

换句话说，你可能有一个带焊锡盖的小铜柱，或一个带焊锡盖的镍柱，在细间距封装中。Gupta说:“出于成本、吞吐量或性能考虑，通常使用铜/镍/锡-银结构而不是铜/镍/锡-银结构。”“这将有助于成本结构，也更容易控制质量。”

铜是一种更好的金属，但也有一些权衡。镍的导电性较低，但镍凸起也可能起作用。这仍处于研发阶段，目前还不清楚会在生产中实现什么。

尽管如此，在未来的工艺中，铜凸点将只需要镀铜工艺，而镍凸点将利用镀镍工艺。

这反过来又简化了电镀过程。“相比于镀两层——一层铜再一层镍——镀一层铜或镍更容易。然后你把同样的焊料放在它上面，体积减少，”Gupta说。

最终，两种不同的凹凸金属结合在一起，扩散到彼此的晶界。这被称为金属间化合物(IMC)层。在某些情况下，IMC很强大。在其他情况下，IMC很弱，导致关节失效。

IMC是可能出现问题的地方。Gupta说:“对于铜/锡-银凸起结构，焊料直接沉积在没有镍阻挡层的铜柱上，在回流流过程中可能形成金属间化合物(IMC)层。”“IMC层可能会通过老化或加热过程继续增长，对焊点的可靠性和导电性产生负面影响。相比之下，均匀镀镍取代铜柱可以有效地限制IMC的广泛增长，并提供出色的阻挡能力、可焊性和其他特征，这些特征对于一致性晶圆制造至关重要。从工艺的角度来看，更新的镍基电镀选择也是可持续的。”

图3:普通支柱设计和先进微支柱设计。来源:杜邦

撞成键
制造微小的凸起具有挑战性。在更细的音调上粘合它们也很困难。

传统的带有大量回流的倒装芯片键合在更细的间距上具有挑战性。“用于倒装芯片和封装系统的标准回流工艺在烤箱中进行。这是大量的。这是一个更便宜的解决方案，”Nokibul Islam说，现场应用工程高级总监JCET．“令人担忧的是，基板和芯片之间的热膨胀系数不匹配可能会导致更高的翘曲和移模。”

传统的倒装芯片工艺可以工作到50μm或40μm间距，但随后可能会出现可靠性问题。这就是TCB的用武之地。TCB于几年前推出，用于高级细间距粘接应用。一些供应商出售TCB工具。

TCB工具用于粘接带有50μm至40μm间距或更大尺寸的微小凸起的模具，适用于芯片到晶圆和芯片到基板的应用。目前，TCB的间距可达10μm。

K&S的Chylak说:“热压粘合是局部回流。“热压缩键合器不会加热整个电路板及其上的所有芯片，而是抓住模具，将其浸入通量中，就像普通的倒装芯片一样，然后将其放在PCB上。键头里有个加热器。它的温度超过了固定芯片的焊料的熔点。然后冷却，使焊料凝固。”

助熔剂是用来去除铜衬垫上的氧化物的。它在化学反应中溶解氧化物。

然而，TCB是一个相对缓慢的过程，有一些助熔剂清洗问题。“倒装芯片和热压缩键合都存在一个问题。你把凸起浸进去的助熔剂必须清洗干净，”Chylak说。

该行业使用清洁系统来去除包装中的助焊剂。这适用于粗螺距应用，但该过程需要时间来清理细螺距包的助焊剂。

在另一种可能的解决方案中，该行业已经开发了“免清洗助焊剂”材料。这些材料并不总是有效。如果在加工过程中出现焊剂，就很难清洗。

因此，K&S正在开发一种无熔剂TCB技术。在TCB工具中，K&S集成了一个原位甲酸蒸汽输送系统和室。“我们可以放入甲酸蒸汽，它可以在没有助焊剂的情况下清洁表面，然后我们就可以粘合了。这是我们开发的一项新技术，可以在没有通量的情况下结合。对于TCB来说，这是生产率和可靠性的提高。”

还有其他的解决方案。在ECTC，硅制品，部分日月光半导体，描述了一种开发具有20 μ m凸距的3D封装的方法。目标是堆叠和连接两个薄模具。有两辆测试车。一种使用TCB与毛细管底填充(TCCUF)。另一种使用TCB和不导电浆料(tccncp)。

“总之，我们已经成功地利用20µm的凹凸间距表征和开发了3D封装。Siliconware的技术经理Mu Hsuan Chan表示:“这种封装可以通过标准模具和回流焊实现，也可以使用NCF进行热压缩连接。”

与此同时，英特尔找到了一种方法，可以将微凸点扩展到20μm和10μm的间距。英特尔开发了带有微小凸起的模具，并使用TCB工具进行连接，其对准精度优于2.1μm。

“数据表明，Cu/SnAg微凸点配置在20μm间距内是可行的，需要有TCB工具和严格的粘接工艺控制。然而，在10μm处，为了保持TCB键合所需的焊料，并实现足够的键合工艺裕度，需要实现一定的焊料/Cu扩散阻挡金属。”

结论
最终，英特尔和其他公司将采用混合键合技术。台积电计划在这项技术上抢先一步。

但在很长一段时间内，无论是细沥青还是粗沥青，都会出现颠簸。尽管如此，先进的凸点和混合粘接都将为新的先进封装实现细间距互连。桌面上有多个选择是件好事。

有关的故事
为什么Wafer bump突然变得如此重要
晶圆凹凸检测面临越来越大的挑战
“包中系统”在阴影中蓬勃发展
拼接小纸片
先进包装的下一波浪潮
凹凸与混合粘接先进包装
扇形包装的选择越来越多