中文 英语

缩放Bump pitch在先进的包装

更高的互联密度将使数据移动更快,但实现这一点的方法不止一种。

人气

先进包装的互连正处于一个十字路口,因为各种各样的新包装类型正在进一步推向主流,一些供应商选择扩展传统的bump方法,而另一些则推出新的方法来取代它们。

在所有情况下,目标都是在处理的数据量增加时,确保集成电路封装组件之间的信号完整性。但随着设备不断缩小,越来越多的组件被添加到高级包中,以处理、移动和存储更多数据,将需要更多I/ o的新技术。因此,尽管在可预见的未来,传统的焊锡球和/或铜微凸点仍将被使用,但新技术正在开发中,可以扩大或取代这些互连技术,增加I/ o的数量,并提供更多的缩放空间。

一如既往,规模和成本是决定因素。铜微凸点比焊锡球/凸点小,使封装中有更多的I/ o。在当今先进的封装中,最先进的微凸点间距为40μm,相当于20 ~ 25μm凸点尺寸,模具上相邻凸点之间的间距为15μm。


图1:带有HBM3内存的2.5D/3D系统架构铜微凸点连接插入件和基模。微凸点也用于模对模连接。来源:Rambus

超过40μm的间距,包装客户有一些选择。首先,他们可以利用现有的bump技术开发包,这种技术可以从目前的40μm沥青扩展到10μm沥青,在这种情况下,这些方案会失去动力。另一种选择是一种叫做铜混合键合的新技术。在混合粘接中,模具不使用包中的凸点连接。相反,它们利用了微小的铜到铜互连,实现了比传统包具有更多I/ o的更细间距的包。对于封装,混合键合的起始点是10μm节距以上。

AMD已经拥抱未来处理器产品的铜混合粘合。该公司正在使用TSMC的混合粘合技术。其他铸造也正在致力于混合粘合。但并非所有包装都需要混合粘合,该技术旨在高端产品。即便如此,混合粘合是一种昂贵且难的过程。

英特尔和其他公司希望扩展现有的凹凸互连技术,并围绕这些技术开发超出40μm间距的封装,而不是转向混合键合。英特尔封装开发工程师李兆志在最近的ECTC会议上表示:“利用现有的基础设施,同时保持与现有硅和封装技术的兼容,将焊料微凸点互连扩展到更小的节距,可能仍然是有利的。”

英特尔描述了一种将凹凸节距缩小到10μm的方法。一些卫星也在研究细间距铜凸点技术。但随着焊料/铜凸点技术的发展,挑战也在增加。需要新材料、新工艺和新工具。

尽管如此,下一代凸点技术和混合键合技术将在该行业发挥至关重要的作用。它们将推动更多的发展高级包,以及微晶片模型。为晶片在美国,芯片制造商可能在库中有一份模块化模具的菜单。然后,客户可以混合和匹配芯片,并将它们集成到现有的包类型或新的架构中。

巨孔是替代推进芯片设计的替代方案。传统上,推进设计,供应商会发展系统上芯片(SoC),并在每一代设备上集成更多的功能。但这变得越来越困难,成本也越来越高。虽然这种方法仍是新设计的一种选择,但芯片有望成为下一个大发明。混合键合或缩放的凸起是芯片拼图中的关键部分。

包装景观
IC封装在外壳单元中采用模具,可保护设备损坏。包装也可以提高模具的性能。

“行业投资更先进的包装和一直在努力工作改善系统级互连密度,降低能耗,实现更小的外形和更低的成本通过扩展包访问的音高和将更多的功能集成到一个包,“小刘说,高级项目经理布鲁尔科学

该行业已经开发了超过1000种不同的软件包。客户根据给定的应用程序选择包。

一种划分封装市场的方法是通过互连类型,如线键合、倒装、晶圆级封装(WLP)和透硅通道(tsv)。tsv提供最多的I/ o,其次是WLP、倒装芯片和线键。

根据TechSearch的数据,大约75%到80%的封装是基于引线键合的。引线键合机使用细线将一个芯片缝合到另一个芯片或基板上。引线键合机用于制造商品和中端封装以及内存堆栈。

倒装芯片,在芯片顶部形成微小的焊料或铜凸点。然后翻转设备并将其安装在单独的模具或板上。凸块落在铜垫上,形成电气连接。

在此过程中,凸模使用高速倒装芯片连接器连接,然后进行质量回流处理。“很多倒装芯片设备不需要很好的投球方式。它们可以通过大规模回流来实现,”Kulicke & Soffa (K&S)的首席技术官鲍勃·齐拉克(Bob Chylak)说。倒装芯片接合器将芯片,将焊锡球浸入助焊剂中,并将其放置在PCB上。然后PCB通过回流炉,回流炉熔化焊料,然后使其固化。”

倒装芯片被用于开发许多封装类型,如球栅阵列(BGA)。图形芯片和处理器结合了BGA包。在倒装芯片中,芯片上的凹凸节距范围为300 ~ 50μm。

“我们仍然可以看到140 ~ 150μm的粗间距封装。这仍是主流,短期内不会改变。QP技术. “我们开始看到约110μm至120μm。40μm以下仍处于研发水平。”

与此同时,一个扇出封装是一种晶圆级封装。在扇出的一个例子中,DRAM芯片堆叠在逻辑芯片上。

tsv通常用于高端系统的先进2.5D/3D套件。在2.5D/3D中,模具被堆叠或并排放置在嵌入tsv的插入器上。tsv提供从模具到板的电气连接。在一个2.5D的例子中,一个ASIC和高带宽存储器(HBM)并排放置在插入器上。(一个HBM是一个DRAM内存栈。)

2.5 d,焊球驻留在基板的底部,将封装电连接到板上。C4凸块,其较小的结构,将基板连接到插入器。较小的铜Microbumps将插入器连接到底座模具。在HBM中,DRAM管芯在40μm的间距下使用微型微肿块连接。

为了堆叠和连接这些封装中的模具,一个热压粘接(TCB)系统拾取一个模具,并将凸点对准另一个模具。该系统使用力和热量将凸起物连接起来。

未来,供应商希望开发出振幅低于40μm pitch的HBM模块和3D包,从而实现更多的I/ o和带宽。芯片客户可以开发先进的封装使用更细的凸点或去铜混合键合。有些人可能对不同的包使用这两种方法。

预计铜凸点的间距将从40μm扩大到10μm。然后,该行业需要转向混合粘接,实现10μm间距及以下的互连。但并不是所有的包装公司都能开发出混合粘接技术。对于大多数sat来说,这是昂贵的。它需要一个昂贵的半导体工厂来实现这些过程。

选择铸造厂是唯一能够将混合粘结带入生产的供应商。即便如此,混合粘接包装仍然是一个挑战。该公司技术总监Tony Lin表示:“混合键合面临的最大挑战是晶圆表面的清洁度、晶圆的翘曲度以及晶圆模具中铜和电介质材料之间的台阶高度。联华电子

还有其他问题。“在未来几年内,肯定会有很好的节点(使用混合粘接),”先进的包装开发和集成副总裁Mike Kelly说雅克.“这是一个昂贵的过程,并可能在未来几年继续保持超高性能。”

扩展的疙瘩
考虑到这一点,英特尔和其他公司正在开发新的先进封装,使用超过40μm的传统微凸包。供应商也在研发下一代HBM3HBM与HBM2e相比,该技术的凸起密度为2X。HBM3支持8.4Gbps的带宽,而HBM2e支持3.6Gbps的带宽。

延伸的Microbumps有一些优点。首先,它利用现有的焊料/铜凹凸基础设施。其次,几家供应商正在研究微距凹凸科技,如amkor,ASE,英特尔,JCET,三星和台积电。

开发带有凸起的包并不新鲜。20世纪60年代,倒装芯片作为一种组装技术出现。最初,倒装过程涉及到C4(受控折叠芯片连接)凸点的形成,其直径从200μm到75μm不等。

C4凹凸仍然用于包装中,但它们是当地 - 俯仰结构。因此,从2006年的65nm节点开始,英特尔和其他人迁移到较小版本的C4颠簸,称为铜米泵/柱,有时称为C2凹凸。初始铜Microbumps直径为25μm。

铜凸点由带有薄镍扩散屏障的铜柱和锡银焊接帽组成。C2凸点比C4凸点具有更好的热电性能。这是因为铜的导热性和电阻率优于焊料。”

为了制造更小的铜微凸点,这个过程类似于C4流程。首先,芯片是在晶圆上进行加工的。然后在晶圆片的底部形成凸点。

为此,表面是用下凸点冶金(UBM)沉积使用沉积。然后,一种叫做光刻胶的光敏材料被应用在UBM上。使用光刻系统将预先确定的凹凸尺寸图案在抗蚀剂的顶部。这个图案被蚀刻,形成一个小间隙。

使用电化学沉积(ECD)系统,将间隙填充或镀上铜。抗蚀剂被剥离,结构被蚀刻。该结构在烘箱中回流或加热,形成凸起。


图2微凸点工艺流程。资料来源:约翰·刘,Unimicron

今天最先进的Microbumps使用40μm间距和凸块尺寸在20μm和25μm之间。据杜邦称,凸起尺寸约为凹凸间距的50%。

未来的包裹将移动到较小的铜凸起,具有更精细的间距。“在柱子上,我们已经看到了18μm,直径为9μm,高20μm。300mm晶圆上有约2毫升凸起,为18μm球距,“沃霍夫汉族,产品营销经理上的创新.“有客户说,我们的音高为10μm,直径为5μm,高度为10μm。在300mm的晶圆上,10μm的间距约有5亿个凸起。5μm的凸起直径是我们从客户那里听到的最小的。”

转向较小的颠簸会带来一些挑战。“随着焊料凸点间距的减小,凸点高度变得更短,可用于粘接的凸点表面减少,模具水平凸点计数增加,”Han说。“随着碰撞次数的增加,碰撞尺寸的减少意味着建立可靠电气连接的误差余地更小。模面凸点共平面性、凸点表面粗糙度和凸点硬度随着凸点间距的减小而变得越来越重要。粘接过程中使用的温度、时间和压力取决于模面凸点共平面度、凸点表面粗糙度和凸点硬度的质量。更高的温度、更长时间和更大的压力会增加粘接成本和损坏模具的风险。”

所有这些都在整个制造流程中提出了几个挑战。以蚀刻为例。“铜柱和焊点的直径更小。蚀刻造成的削边正变得越来越重要。

ECD电镀工艺也具有挑战性。“随着客户瞄准下一代微凸解决方案,镀层均匀性和共平面控制变得越来越重要。林的研究.Lam的电镀电池设计提供超高的均匀对流,以实现快速均匀的沉积速率。此外,专利技术解决方案,如先进的表面处理能力,可以实现最低的缺陷性能。”

除此之外,更小的颠簸也可能需要新的和不同的颠簸结构。考虑一个间距为40μm的微凸点,凸点高度为25μm。在这个凸起中,铜结构的高度为15μm,镍结构的高度为5μm。其余部分是焊接帽。

杜邦先进包装技术全球营销主管Shashi Gupta表示:“在这种结构中,铜的规模大于镍。”“当你走到更精细的场地时,铜的高度将开始下降。在某种程度上,铜的厚度和镍的厚度差不多是一样的。焊接帽也在缩小。”

在一个假设的例子中,未来的铜柱可能有一个3μm的铜结构,一个3μm的镍屏障和一个5μm的焊接帽。在这种厚度下,保持晶圆片的均匀性是一项挑战,”Gupta说。“所以,你可能需要考虑在支柱结构中选择一种金属,焊料在顶部。”

换句话说,你可能有一个带锡帽的小铜柱,或一个带锡帽的镍柱。Gupta说:“铜/镍/锡-银结构通常用于成本、产量或性能考虑,而不是铜/镍/锡-银结构。”“这将有助于提高成本结构,也更容易控制质量。”

铜是一种更好的金属,但也有一些权衡。镍的导电性较差,但镍凸起也可能起作用。这仍在研发阶段,目前还不清楚将在生产中实施什么。

尽管如此,在未来的工艺中,铜撞击只需要镀铜的过程,而镍撞击将利用镀镍。

这反过来又简化了电镀过程。“与镀两层铜和镍相比,只镀一层铜或镍更容易。然后你把同样的焊料放在上面,但体积要小一些。”Gupta说。

最终,两个不同的凸块金属粘合在一起,它们漫射到彼此的晶界中。这被称为金属间化合物(IMC)层。在某些情况下,IMC很强。在其他情况下,IMC弱,导致关节失败。

IMC是可能出现问题的地方。Gupta说:“对于铜/锡-银凸点结构,焊料直接沉积在铜柱上,没有镍阻挡层,在回流过程中可能会形成金属间化合物(IMC)层。”。“IMC层可能会在老化或加热过程中继续增长,从而对焊点可靠性和导电性产生负面影响。相反,均匀镀镍取代铜柱可有效限制广泛的IMC增长,并提供优异的阻隔能力、可焊性和其他现有特性。”对于一致的晶圆制造来说是至关重要的。从工艺角度来看,新的镍基电镀选项也是可持续的。”


图3:普通矿柱设计和先进微矿柱设计。来源:杜邦

凹凸键合
做小肿块是很有挑战性的。在更细的音高上,连接它们也很困难。

传统的大规模回流倒装焊在更细的间距上具有挑战性。“标准的回流工艺是在用于倒装芯片和封装系统的烤箱中进行的。这是一种大量进行的工艺。这是一种更便宜的解决方案,”美国宇航局现场应用工程高级主管Nokibul Islam说JCET.“关注是基板和芯片之间的全局热膨胀系数可以表面,导致更高的翘曲和模具移位。”

传统的倒装芯片工艺只能工作到50μm或40μm间距,但随后可能会出现可靠性问题。这就是TCB适合的地方。TCB是几年前推出的,用于高级细节连接应用。一些供应商出售TCB工具。

TCB工具用于连接间距在50 ~ 40μm及以上的微小凸起的模具,适用于芯片到晶圆和芯片到衬底的应用。目前,TCB已扩展到10μm pitch。

“热压键合是局部回流,”K&S的Chylak说。“与加热整个电路板和上面的所有芯片不同,热压缩粘结器抓住模具,像普通倒装芯片一样浸入通量,然后把它放在PCB上。接头上有个加热器。加热超过焊料的熔点将芯片固定在适当的位置。然后冷却,使焊料凝固。”

助熔剂是用来去除铜衬垫上的氧化物的,你想要粘合的。它在化学反应中溶解氧化物。

然而,TCB是一个相对缓慢的过程,有一些焊剂清洗问题。“倒装芯片和热压键合都存在一个问题。切拉克说。

该行业使用清洗系统来去除包装中的助焊剂。这适用于粗沥青的应用,但这一过程需要时间来清洁的通量为细沥青包。

在另一种可能的解决方案中,业界已经开发出“不清洁助焊剂”材料。这些材料并不总是有效。如果在加工过程中出现助焊剂,则很难清洗。

所以K&S正在开发一种无通量TCB技术。在TCB工具中,K&S采用了原位甲酸蒸汽输送系统和腔室。“我们可以放入甲酸蒸汽,它可以在不使用助焊剂的情况下清洁表面,然后我们进行键合。这是我们开发的一项新技术,可以在没有熔剂的情况下进行连接。这将提高TCB的生产率和可靠性。”Chylak说。

还有其他的解决方案。在ECTC, Siliconware,部分日月光半导体,描述了一种开发具有20µm凹凸节距的3D包的方法。目标是堆叠和连接两个薄模具。有两辆测试车。一种是采用带毛细管底填充(TCCUF)的TCB。另一种是用TCB和非导电浆料(tccp)。

“总之,我们已经成功地表征和开发了使用20µm凹凸节距的3D包装。这种封装可以通过标准的模具连接和回流,以及使用NCF的热压缩粘合来实现。”

与此同时,英特尔发现了一种将微泵扩展到20μm和10μm间距的方法。英特尔开发了带有微小凸起的模具,并使用TCB工具将其粘合在一起,对准精度优于2.1μm。

“数据表明,使用TCB工具和紧密结合工艺控制,在20μm间距下,Cu/SnAg微凹凸结构是可行的。然而,在10μm时,需要采用某种焊料/铜扩散屏障金属,以保持焊料满足TCB连接的需要,并实现足够的连接工艺余量。”

结论
最终,英特尔和其他公司将接受混合键合。台积电计划在这项技术上取得早期突破。

但是,对于细沥青和粗沥青包装,颠簸将持续很长一段时间。尽管如此,先进的凸点和混合键合将为新的先进封装实现精细间距互连。有一个以上的选择是很好的。

有关的故事
为什么晶圆凸起突然变得如此重要
晶圆凸点检测面临的日益严峻的挑战
包内系统在暗处蓬勃发展
拼凑Chiplets
先进包装的下一波浪潮
高级封装的bump Vs. Hybrid Bonding
扇出包装选择成长



留下一个回复


(注意:此名称将公开显示)

Baidu