在先进包装企业寻求规模经济,但这并不简单。
几家公司正在开发或加大panel-level扇出包装来降低成本的先进包装。
Wafer-level扇出是为数不多的几个先进的包装类型,一个包可以包含死了,微机电系统在一个集成电路和被动者包。这种方法多年来一直在生产,生产圆晶片格式在200毫米或300毫米晶圆尺寸。
扇出包装在一个大广场面板是更困难的,和大规模采用预计不会很快。不过,其中一个问题与所有先进的包装成本,和公司如ASE、Powertech,棉结,三星正在寻找panel-level包装提供的规模经济。一组流程比圆晶片包,这降低了成本。例如,一个300毫米晶圆可以处理2500 6毫米x 6毫米包,但是600 mm x 600 mm面板可以容纳12000包,根据日月光半导体。
图1所示。扇出包装(a)晶圆形式和(b)面板形式。来源:日月光半导体
图2。包的轮廓PLFO设备(a)前视图和(b)横截面视图。来源:日月光半导体。
不过,在工作多年后,panel-level扇出仍然具有挑战性。到目前为止,Powertech和三星是唯一在有限的生产厂商。大多数仍然是发展中国家或探索技术,而另外一些学者则驳斥它。
标准是这里的绊脚石之一。几家公司正在开发的技术使用不同的面板尺寸。这使得一些设备制造商很难投入,使系统的技术。此外,小组扇出需要大量保持运行。很少有,如果有的话,大容量的产品今天可以填满整个panel-level线。
“你不能做一个面板,除非你有一个高容量的跑步者,”Jan Vardaman表示TechSearch国际,在最近的国际Wafer-Level包装会议(IWLPC)。“你绝对需要的东西在大容量或你不能这样做,因为你不能填补这一行。”
一般来说,与传统的晶片格式,扇出包装供应商总共有足够的能力来满足需求。由于这个原因以及其他原因,大规模采用面板扇出被推出。有一段时间,大规模生产是定于2019年。“这是可能在明年年底,但它不是今年,“Vardaman说。“可能更像2021年或2022年的时间框架。”
尽管如此,有一个很大的活动舞台。在关键的进展:
面板的挑战
传统上,IC厂商依靠芯片扩展来推进他们的设备。在扩展,这个想法是在单片包装更多的晶体管死在每个流程节点,使更快的芯片每晶体管成本较低。
芯片扩展不会消失,但它是在每个节点变得更加困难和昂贵,促使许多IC供应商寻找替代品。得到的好处扩展的另一种方法是通过将多个不同的芯片在一个先进的包,也称为异构集成。
先进的包装已经存在好多年了。但是今天有很多新高级包装选项放在桌子上。公司目前提供的包或部分解决方案正在评估新的和不同的选项。
“先进包装post-Moore定律时期将变得更加重要,”史蒂文Liu表示,企业营销的副总裁联华电子。联电等发挥重要作用在2.5 d插入器市场,采用全球领先的客户和大规模生产。尽管联电并不提供扇出包装解决方案,我们将继续调查其他新的先进的包装方法或合作OSAT合作伙伴。”
在包装市场的高端,工业用途2.5 d技术。在2.5 d,死亡堆积或并排放在最高的插入器,包含了在矽通过(tsv)。插入器充当芯片和董事会之间的桥梁。
与此同时,在扇出包装、死后被打包在一个晶片,通常称为wafer-level包装巨头()。在扇出的一个例子,一个动态随机存取记忆体死是堆叠的逻辑芯片放到包中。
“你不必限制与扇出一个死,”约翰·亨特说,资深的工程总监ASE。“你可以做异构和齐次集成,你把你的模具,把它们在扇出包。你使用电连接的优点在扇出互连不同的死亡。”
日月光半导体公司,JCET、台积电等基于传统wafer-level卖扇出包格式。苹果、英飞凌、NXP、高通等使用扇出包。
扇出是理想的汽车、服务器、智能手机和其他系统。“扇出开始接蒸汽一般来说,“Shankar Muthukrishnan说,光刻营销高级总监Veeco。“越来越多的OSATs体积和一开始进入生产,我们预计这一趋势将持续下去。”
并不是所有的芯片需要扇出。事实上,大部分今天的芯片被安置在更传统的和更便宜的包装类型。
成本与扇出的一大障碍。得到更广泛的采用扇出,该行业将继续降低成本的技术。另一种降低成本的方法是朝着panel-level生产过程。
然而,Panel-level处理是具有挑战性的。厂商正在开发的技术使用各种面板尺寸,如510 mm x 415 mm、510 mm x 515 mm、600 mm x 600 mm,和其他人。
缺乏对设备行业标准是有问题的。设备供应商开发了一些工具对一些但不是所有面板的大小。还有些人在等待观望,直到标准尺寸出现,市场起飞。
作为回应,半是敲定一个平板面积标准。贸易集团已经缩小了面板选项两种规格- 510 mm x 515 mm和600 mm x 600 mm。
无论如何,这个行业需要一个标准。“我们必须达成一个统一的面板大小,”约瑟夫说见鬼,一个应用程序工程师在(s IWLPC小组讨论。“这影响我们生产的设备,这些基质。它影响化学镀铜和光刻工具。所有的这些需要特定的设备来处理特定的面板尺寸。他们不灵活处理各种大小。它会导致混乱的环境中,有6、7或8衬底与不同大小的面板供应商。”
经济学中也扮演了重要的角色。它的花费大约为1亿美元至2亿美元建立一个panel-level生产线。然而,公司必须有足够的容量来确保返回。否则,这是一个亏损的命题。
它没有意义的面板上运行小很多。不过,对于大容量设备面板更有意义。“尽管如此,有很多挑战。哪里的大量这样的技术?”Choon问草根阶层的李,首席技术官JCET。
第一个面板扇出包生产涉及低密度产品,不是高端包。很难找到一个像样的回报利润率较低的产品。
如果这还不够,面板扇出许多相同的制造业挑战wafer-level扇出。一般来说,在晶圆扇出流,晶圆加工的工厂。晶圆的芯片是丁和放置在一个wafer-like结构,这是充满了一种环氧树脂模具化合物。这被称为重组晶片。
然后,再分配层(rdl)内形成化合物。rdl铜金属连接线路或痕迹,电连接包的一部分到另一个地方。rdl由线和空间测量,指的宽度和间距金属痕迹。
在晶圆扇出包,主流RDL技术5-5µm线/空间及以上,但一些发展前沿在1-1µm包,如下。
扇出并不是一个简单的过程。在流,wafer-like结构容易弯曲。然后,当模具嵌入晶片,他们倾向于移动,造成不必要的影响称为死的转变。这影响产量。
一般来说,面板扇出类似生产流。的区别,当然是,死亡处理在一个面板。但与晶片扇出,面板也容易弯曲。与一些rdl挑战死亡的转变是一个问题。
不过,该行业已经证明它可以使面板与rdl那么咄咄逼人,扇出包5μm-5μm以上。这涉及到包房子简单亚瑟士和电源管理集成电路(PMICs)。
最终,这个行业要生产面板扇出包2μm-2μm下面。这涉及到高密度包与复杂的asic,处理器和内存数据集。
“我们谈论的是试图将至少两个或三倍死于实际的包。2μm-2μm会给你更多的在一个小空间,”基斯说最好的,应用程序的工程总监到创新。到最近的合并后形成Nanometrics和鲁道夫。
使面板扇出2μm-2μm是说起来容易做起来难。“首先,标准化的面板尺寸尚未浮出水面,”金说,是的,科技巨头材料主管布鲁尔科学。”面板,下面2µm线/空间变得非常具有挑战性由于衬底的扭曲,以及工具的功能和材料选择模式。我不确定≤2µm互联使真正意义上对于小组的流程,因为它们能够创建更多的设备比市场/客户要求。此外,这个过程一开始不会像使用标准成本效益300 mm设备和过程。”
流程流的面板中,有几个关键步骤与各种设备。例如,光刻技术是关键技术,模式rdl和包的其他部分。在wafer-level扇出,这些工具能够模式rdlµm-2µm下面。
光刻技术工具还可用于面板扇出,但挑战是不同的。“记住,面板越大,将会有更多的影响产量和弯曲,从而影响生产率和成本,“Veeco Muthukrishnan说。“死在面板扇出的运动影响的决议。实现2-2µm决议将具有挑战性和费用可能超过预期。可能将来面板来实现这一目标,但可能需要额外的步骤或过程成本上升。”
除了光刻,面板扇出需要其他类型的设备。“我们看到重大进展的采用面板上扇出包装在去年与更多的玩家开始试点生产和一些已经大批量生产,”范德维尔说Pieter总经理心理契约的国际安全和发展理事会。“虽然2-2µm下面已经运行在研发样品,我们相信这将需要几年时间来看到这在大批量生产面板。大多数处理工具是可用的。然而,主要的挑战似乎在实现高收益数字。”
检验和计量也流的一个关键部分。检查晶片或包工具寻找缺陷,而计量系统的结构特征。
“2-2µm检验和计量已经用于wafer-level处理,“”说。“Panel-level 2 d和3 d检验和计量工具可用容量制造业和将发挥至关重要的作用在发展采用面板中扇出。”
小组可能需要不同的检验/测量技术。例如,CyberOptics销售计量单位基于移相测定技术。它能够识别并拒绝多次反射引起的闪亮的组件和镜面表面。
“我们是否检查晶片或面板不会改变任何东西,从我们的角度来看,“Subodh Kulkarni的总裁兼首席执行官CyberOptics。“小组检查客户似乎更喜欢较大的技术领域的视图来覆盖整个面板更快。”
谁在做什么?
今天,大约六个公司正在研究小组扇出,而另一些人则有不同的策略。例如,英特尔一直在开发panel-level包装流程,而不是扇出。同时,台积电没有计划开发小组扇出技术,说晶圆扇出满足所有的需求。
其他人则追求它。例如,去年SEMCO推出业界第一个面板扇出包。在三星的Galaxy smartwatch,包PMIC的结合应用处理器。这三层7μm-8μm RDL的特性。
最近收购SEMCO面板单元后,三星是推进技术。“我们计划在接下来的产品为可穿戴设备。基本任务是实现更多的功能在有限形式因素,”金说Junghwa IWLPC从三星的一篇论文中。
降低面板包大小的扇出,三星正在探索的想法叠加两个死在对方之上,根据纸。
与此同时,在一段时间内,日月光半导体发展小组扇出使用600 mm x 600 mm的格式。在面板中,ASE希望在明年进入生产。“我们将使用面板产品低密度和高密度2μm和较少的线和空间产品,“日月光半导体的亨特说。“这是对网络应用程序和新的人工智能。我需要更多的计算能力和内存。”
今天,ASE航运wafer-level扇出包基于自己的技术。它还生产m系的晶片扇出行基于技术从一家名为十。十已经开发出一种技术,计算和补偿死在生产流程的转变。
面板扇出,ASE计划将十才投入生产,以及一个专有的高密度扇出包给扇出芯片衬底(中心)。
日月光半导体发展中心的一个版本与扇出技术高带宽内存(HBM)。针对高端系统,HBM栈DRAM模的相互连接与tsv通过堆栈,使更多的I / o和带宽。
通常,HBM集成在一个更昂贵的2.5 d包。“问题是成本相对较高。插入器的采购是挑战,”亨特说。
中心不需要插入器,使它更便宜比2.5 d。最大的中心包可以包含9死,导致一个相对较大的包。”我们可以把10到12包300毫米晶圆片上,这并不是经济实用的生产,”他说。
相反,ASE想使用这些大型面板包类型来降低成本。“我们想要使用600毫米的面板,因为这些包可以相当大,”他补充道。
与此同时,新发展专有面板扇出技术采用600 mm x 600 mm的形式。
最重要的是,棉结最近收购了十wafer-level包装生产线的菲律宾。棉结也许可十的技术。
最终,棉结产生晶片,并根据十panel-level包的技术。现在这个行业有两个来源十technology-ASE和棉结。
与此同时,Powertech航运面板扇出,至少在有限的生产。一组,包括ASM太平洋,陶氏,华为,铟,JCAP和Unimicron正在开发它。
不甘示弱,一个欧洲的项目,叫做smart-MEMPHIS,正在开发使用面板扇出piezo-MEMS收割设备。设备集成了一个MEMS-based能量收割机,一个ASIC和超级电容器。应用包括心脏起搏器和健康监测的无线传感器网络。
面板扇出是一个关键的推动者。“技术适合应用程序目标能量收割机、异构组件集成到一个小型系统,“挚友布劳恩说,副经理弗劳恩霍夫smart-MEMPHIS项目的一部分。
结论
显然,面板扇出给客户一些新选项。但它需要时间起飞的技术。
它还将需要更多的投资。一些厂商凭借财力雄厚,将使它发生。但是回报是不确定的。因此,一些可能会随着时间的推移认输了。
有关的故事
|
|
|
|
|
|
|
|
|
|
留下一个回复