先进的包装和旧技术的新创新都面临着挑战。
封装公司正在准备下一波IC封装，但这些产品在被集成到系统之前必须被证明是可靠的。
这些封装包含了一些先进的技术，如2.5D/3D、芯片和扇出，但供应商也在开发更成熟的封装类型的新版本，如线粘接和引线框架技术。与以前的产品一样，包装公司很快就会指出他们的新包装是可靠的，但在现场有时会出现不可预见的问题。
包装是一个充斥着大量流行语和太多选项的令人困惑的领域。唯一不变的是，每个包必须满足给定的可靠性规范，这意味着它必须在一段时间内无故障地执行其预期功能。然而，即使产品符合规格，关于可靠性仍有一些未知和变量。封装在最新封装中的下一代芯片在系统中经受了一系列苛刻的操作条件，特别是在汽车、军事/航空航天和数据中心内部。
对可靠性的担忧在半导体行业并不新鲜，最近随着先进半导体和封装内容在关键任务系统中的不断增加，这种担忧也在不断增长。大多数，如果不是全部，产品会随着时间的推移，由于各种因素磨损。关键是能够预测和防止故障，并确定特定部件的可接受的操作条件范围。
这并不像看起来那么简单。“可靠性一直都很重要，”Eric Beyne说，他是该公司的高级研究员、研发副总裁兼3D系统集成项目主任Imec．“封装是芯片与环境相遇的地方，环境对设备并不总是友好的。你有湿度和离子污染，以及热带或冰冻条件。所有这些事情都可能在某个时候发生。”
软件包在系统中也要经受严酷的操作条件，以及与芯片本身的各种相互作用。“他们称之为芯片-封装交互(CPI)。这是芯片可靠性和封装之间的相互作用。可能会有很高的机械应力和扭转。”“以前，你认为芯片和封装测试是一个完全独立的世界。在这种情况下，你不能完全将两者分开，因为它们相互作用。”
这只是包装可靠性的冰山一角。为了帮助业界获得一些见解，半导体工程研究了一些封装类型和一些手头的可靠性问题。探讨了线键合、四平面无引线(QFN)、扇出和3D架构。
可靠性问题/测试
可靠性经常与质量相混淆，质量是指产品满足其规定的需求。任何产品的目标都是在该领域实现零失败。在运行中，产品可能在一段时间内工作，也可能永远工作。但有时，它可能会磨损或失败。
这就是可靠性的作用所在。为了确保产品的可靠性，IC供应商多年来一直遵循相同的步骤:
在这个过程中，设备要经受一连串的测试。例如，高温反向偏置(HTRB)是一种常见的测试，用于检测设备在温度下的退化。为此，器件被放置在专门的HTRB老化测试系统中，并受到高电压和高温的影响。
一旦设备达到规格要求，它们就会被运送到包装工厂，在那里进行包装和测试。在此过程中，封装的部件还会进行一轮单独的可靠性测试。
供应商希望在苛刻的条件下检查包装。这样，如果需要，他们可以对产品进行任何更改。它还有助于预测正常应用压力下的产品寿命。
在包装中使用的加速试验包括热循环、冲击试验、高温和湿度(HAST)试验、机械应力和跌落试验。
并不是所有的包都有相同的可靠性测试要求。汽车和军事/航空航天比消费者有更严格的规格。然而，根据各种各样的因素，一个给定的产品可能通过了实验室的所有测试，但在实际应用中仍然会遇到问题。
“最初，我们的想法是，这些类型的测试可以预测产品的寿命。当你进行加速测试时，你会试图获得在室温下更长时间内测试的预测，”Imec的Beyne说。“当然，现实情况是，这些测试往往与现实生活条件相去甚远。你不能假设同样的机制在室温下也会发生。还有一些测试可能会导致过度设计。你可能忽略了一些事情。”
总而言之，可靠性测试很重要。但从一开始就确保产品的可靠性同样重要。“你可能会有机械、热和化学压力。一切都有风险。但真正重要的是如何在设计阶段就降低风险，”公司高级工艺工程师Sam Sadri说QP技术．
Wirebond可靠性
根据TechSearch的数据，目前大约75%到80%的封装是基于线粘接的。焊丝焊接机用细线将一个芯片缝到另一个芯片或基板上。线粘接用于低成本的遗留包、中端包和内存芯片堆叠。
图1:包中的粘接线来源:K&S
多年来，电线粘结剂已经变得更加先进，并为特定应用定制。例如，Kulicke & Soffa (K&S)推出了针对性价比、高端、LED和内存市场的债券。
K&S首席技术官Bob Chylak表示:“我们正在为下一代机器添加智能传感和自适应控制。“这种能力可以发现由于应用、工具、材料或粘结剂变化而导致的产量变化。它还将提供预测性维护。我们的目标是让越来越多的工厂机器在需要更少的操作人员的情况下运行一致、完美。”
先进的粘结使包装与更多的模具堆栈在更细的pitch。“最先进的间距约为40μm。这些债券有能力做出更精细的调整，但目前行业不需要这样做。在堆叠模具方面，我们有8个甚至16个模具堆叠在生产中。我们已经做了一些有128个模具的野生原型。这种联系似乎并不是限制，”Chylak说。“在设备上有四排或更多的衬垫是很常见的。这种多层衬垫布局可为线键合设备提供超过1,000个I/ o，使线键合更多地成为一种区域技术，而不是外围技术。对于这类设备来说，线键合环的设计和编程非常具有挑战性。”
为了防止任何事故的发生，K&S和其他公司的电线粘结器具有实时电气测试功能，在每次粘结后检查电气连通性。这确保了生产过程中的高产量。
不过，可靠性问题也会出现。在2010年代，许多IC供应商从黄金布线迁移到铜线封装。黄金作为当时的主要金属线，对于许多应用来说太贵了。今天，以铜为基础的线粘封装占据了主导地位，但仍在使用黄金。
铜的导电性高，价格便宜，但有时容易腐蚀，导致线粘封装失效。这是由于氯化物中的卤素离子，存在于霉菌化合物和其他来源中。
HAST用于测试腐蚀。在系统中，包装的湿度为85%，温度为130℃。
为了防止故障，工具和材料供应商必须在过程早期进行合作。奇拉克说:“我们的想法是使这种化合物不含卤素，但又不至于无卤素到成本过高的地步。”
还有其他一些问题也会突然出现。“在粘接过程中，主要问题是由材料变化、污染或过早磨损引起的。这其实很罕见。”“对于封装的线粘接IC来说，有两件事需要考虑——大批量组装的工艺资格和组装后部件的寿命。”
为此，有各种可靠性测试，如温度循环、偏置HAST和高温存储寿命测试(HTSL)。根据EAG实验室的说法，偏置HAST在设备上施加电压，并使其处于高压和高温下。根据EAG的说法，HTSL测量的是设备对高温环境的电阻。
线粘接器用于制作几种封装类型，如QFN和四平面封装(QFP)。它们属于封装类型的引线框组。引线架是一种金属框架。在生产过程中，模具附着在框架上并连接。
QFN和QFP应用于汽车、消费、军用航空、射频和其他市场。“QFN的一个优点是外露的模桨，”QP的Sadri说。“底部暴露的模桨可以提供更好的热气流。如果将相同封装中有引线的热阻抗与没有引线的QFN进行比较，热阻抗是有引线的一半。”
QFN是一项成熟的技术，尽管它们正变得越来越复杂。“qfn的尺寸小到几毫米见方，有4根和6根引线，大到12毫米x 12毫米见方。然后，在3毫米到12毫米之间，还有各种不同大小的口味。”“我们已经看到了一个6毫米x 6毫米的QFN，并在其中放置了15个组件。我们也看到了一些堆叠。它基本上是一个小QFN中的一个系统包。QFN的未来是什么?更多的I/ o。我在射频应用中看到了更多定制QFN的应用。”
然而，也存在一些问题。通常，QFN可以承受1000个热循环。相比之下，含铅QFP可以承受高达10,000个热循环，-40°C至125°C。
QFP是无焊点的铅封装。QFN使用焊点。随着时间的推移，在一定负荷下，焊点会出现疲劳。“客户将把热循环测试作为QFN包装认证过程的一部分。温度循环可用于测量焊点的长期可靠性，”QP Technologies销售和营销副总裁Rosie Medina说。
湿度敏感水平(MSL)测试也很常见。QP的Sadri说:“MSL测试是为了确定对湿度诱导应力敏感的非密封SMD(表面贴装设备)的分类级别。”
高级包:扇出，3D
与此同时,先进的包装正在获得动力。扇出是一种先进的封装类型，用于消费、工业和移动应用。在扇出的一个例子中，一个DRAM芯片堆叠在封装中的逻辑芯片上。
图2:高性能计算封装的不同选项，基于中间层的2.5D vs基板上扇出芯片(FOCoS)。来源:日月光半导体
在扇出流中，晶圆上的芯片被切丁并放置在一个类似晶圆的结构中，该结构中充满环氧模具化合物。这被称为重构晶圆。
然后,再分配层(RDLs)在包中形成。RDLs是铜金属连接线，将封装的一部分电连接到另一部分。RDLs是通过线和空间来测量的，它们是指金属痕迹的宽度和间距。
图3:RDL衬底的横截面。资料来源:公司
然而，在流动过程中，晶圆结构容易发生翘曲。然后，当模具嵌入到化合物中时，它们倾向于移动，导致一种称为模具移位的效果。这会影响产量。
不过，“扇形扩散”正在向不同的方向发展。在5克例如，一些供应商已经开发了扇出天线封装技术。该封装将射频芯片和天线组合在同一个单元中，从而增强系统中的信号。
“我们看到人们对5G有很大的兴趣，无论是39GHz、60GHz还是28GHz，原因在于天线，”中兴通讯高级副总裁Chang Yin表示日月光半导体．“即使在5G之前，我们也在一部手机上安装了近12根天线。我们需要一个用于WiFi，一个用于蓝牙，一个用于GPS，还有4到6个用于LTE频率。除此之外，我们还必须安装三到四个额外的5G天线。我们有机会将这些天线集成到封装本身中，因为手机不能再大了。每个人都想要更薄的手机和更多的功能。因此，对于我们来说，要在扇出封装中实现这一切，无论使用混合基板还是在芯片顶部使用RDL的扇出，都需要降低整体形状因素，以创建这种天线解决方案。”
在另一个应用中，扇出将更多的I/ o与更精细的rdl结合起来，从而实现先进的多模产品。在最近的一篇论文中，台积电描述了一种超高密度扇出封装，其RDLs为0.8 μ m线/空间。通常，扇出包含2 μ m线/空间及以上的RDLs。根据台积电的说法，0.8µm线/空间的扇出包比2µm线/空间的带宽提高了4倍。
在射频、超密度和其他应用程序中，细间距rdl有一些挑战。“在这种情况下，部署更细的RDL线理论上会产生更高的阻力，”T. Ko说台积电在ECTC最近的一篇论文中。“这种阻力的上升将相应地影响数据速率，这将不利于总带宽。”
在其工作中，台积电研究了rdl的两种失效机制——电迁移和应力迁移。电迁移“原子位移”指的是电流流过导体时原子的位移，它会导致器件出现空洞和故障。应力迁移可以形成空隙，导致芯片中的电阻。
为了了解这些故障机制，台积电进行了几次可靠性测试，如热循环、HAST和HTSL。这只是针对rdl的。包的其他部分可能需要类似或不同的测试。
今天，与此同时，业界正在开发一种新的2.5D/3D封装。在一个例子中，使用芯片方法，英特尔最近推出了一个3D CPU平台。
Chiplets是最新的包装潮流。为此，芯片制造商可能在库中有一份模块化芯片(或小芯片)的菜单。客户可以混合和匹配这些芯片，并使用一个封装中的模对模互连方案将它们连接起来。
芯片背后的想法是将一个较大的整体芯片分解成较小的芯片。该公司高级封装开发与集成副总裁Mike Kelly说:“有很多不同的方法可以把一个大模具拆成更好的东西，希望能降低成本。公司．“这当然更容易更快地推向市场，因为你不必在每个模具上都进行定制设计。你可以重复使用。但是，客户有不同的方式来处理这个问题。有些公司生产小型CPU芯片和大型I/O芯片。还有一些人决定不这样分手。它们拥有完全相同的离散单元，可以根据性能或价格点进行放大或缩小。”
在这些结构中，模具也可以堆叠在一起。为此，在每个模具的顶部形成微小的铜微凸点和支柱。翻转一个模具，模具两侧的凸块粘在一起。凸起和支柱在不同的设备之间提供了小而快速的电气连接。
最先进的微凸起/柱是间距为40μm的微小结构。利用现有的设备，该行业可以将凹凸间距至少提高到20μm，甚至更高。
Imec的Beyne说:“随着凸起变小，需要考虑电迁移，因为电流密度会增加。”“当然，还有热热点。这些东西会变得很热。由于温度梯度，它们还可能造成局部压力。”
在某种程度上，microbump技术将会失去动力。那么，该行业需要一种新的互连技术，即铜杂化键合。
在铜杂化键合中，晶圆在晶圆厂加工。晶圆表面形成金属垫。单独的晶圆也经历类似的过程。这两个晶圆是键合的。
在最近的一篇论文中，Imec评估了2.5μm间距的晶圆到晶圆混合键合晶圆的热、机械和可靠性性能。Imec设计并堆叠了65纳米芯片。
Imec的研究人员Vladimir Cherman在论文中说:“混合垫间距继续缩小到亚μm尺寸，增加了互连密度，减小了垫面接触面积。”在封装和/或可靠性测试期间，这两个因素可能会危及混合互连的电气性能及其热机械稳定性。
这还不是唯一的问题。Imec的Beyne说:“这些架构，特别是这些复杂系统的一个问题是，你最终需要将大型硅结构或其他结构堆叠到一个包上。”“你仍然需要一个层压包装。所以有一个非常大的模具封装的可靠性问题。如果你把所有这些都放在另一个基板上，你必须控制两者之间的不匹配。随着系统变大，这个问题也变大。你会遇到像翘曲这样的问题，但这更多的是制造问题，而不是可靠性问题。这有时会导致失败。”
在Imec的工作中，研究人员开发了4点机械弯曲测试。这是用来模拟IC封装中的热循环效应。
贝恩说:“如果你建立了联系，你就会研究它是否失败的基本物理行为。”“归根结底，就是要有计量学来检测什么时候出了问题。如果在处理过程中出现问题，就会出现空隙或颗粒等问题。这些都是潜在的可靠性大问题。你需要在检查中做一些好的分析和方法。”
由于其他原因，过程控制是至关重要的。芯片设计中的一个糟糕的模具会导致整个封装失败。这些问题可能发生在模具或材料层面。“在较小的节点中，过程控制的挑战肯定更大。布鲁尔科学．“较小节点材料的价值通常会增加，因此早期检测和纠正比以往任何时候都更重要，以减轻潜在的损失。”
结论
包装在整个行业中变得越来越重要。这是一种开发复杂系统级设计的方法。
所以包装必须可靠。但确保可靠性并不总是那么容易，必须更好地理解。
- Ed Sperling对本文也有贡献。
有关的故事
高级包会出什么问题
更多的异构设计和包装选项增加了整个供应链的挑战，从设计到制造再到现场。
为先进包装建立动力
在更多维度上增加密度，加快上市时间。
迈向更先进包装的竞赛
混合键合开启了模对模性能的巨大改进，但实现这一目标并非易事。
|
|
|
|
|
|
|
|
|
|
留下回复