迈向更先进包装的竞赛

铜混合键合的势头正在积聚，这项技术可能为下一代2.5D和3D封装铺平道路。

铸造厂、设备供应商、研发机构和其他机构正在开发铜混合键合，这是一种在高级封装中使用铜-铜互连堆叠和键合模具的工艺。与现有的堆叠和粘合方法相比，用于封装的混合粘合仍在研发中，可提供更大的带宽和更低的功耗。但是混合键也更难以实现。此外，现有的技术可能会比预期的延伸得更远，从而推出混合键合的插入点。

铜杂化键并不新鲜。从2016年开始，CMOS图像传感器供应商开始使用晶圆到晶圆混合键合技术运输产品。为此，供应商处理逻辑晶圆。然后，供应商用像素处理一个单独的晶圆。这两个晶圆使用细间距铜-铜互连连接。单个芯片在晶圆上切丁，形成CMOS图像传感器。

混合粘接的工作方式与高级包装几乎相同，但它更复杂。供应商正在研究一种不同的变体，称为晶片到晶片的键合，在这种方法中，您可以将晶片堆叠和键合在中间片或其他晶片上。“我们看到，开发晶圆到晶圆混合键合的行业势头强劲，”该公司高级营销总监Stephen Hiebert表示心理契约．“芯片到晶圆混合键合的主要好处是它可以实现不同尺寸芯片的异构集成。”

这个版本将高级包装提升到一个新的水平。在当今先进封装的一个例子中，供应商可以在一个封装中集成多芯片DRAM堆栈，并使用现有的互连方案连接芯片。通过混合键合，DRAM模具使用细间距铜对铜互连连接，实现更大带宽。这种方法也可以用于内存堆叠和其他组合的高级逻辑。

“它有很多不同应用的潜力，”Xperi的杰出工程师高桂莲(Guilian Gao)在最近的一次演讲中说。“应用实例包括3D DRAM、异构集成和芯片分解。”

然而，这是一个具有挑战性的过程。晶片到晶片的混合键合需要原始的模具、先进的设备和完美的集成方案。但如果供应商能让它发挥作用，这项技术将成为先进芯片设计的一个有吸引力的选择。

传统上，为了改进设计，业界开发了片上系统(SoC)，在每个节点上缩小不同的功能，并将它们打包到一个单片芯片上。但是这种方法在每个节点上都变得更加复杂和昂贵。虽然有些人将继续走这条路，但许多人正在寻找替代方案。获得扩展优势的一种方法是在传统的高级封装中组装复杂的芯片。使用混合粘接的高级包装是另一种选择。

GlobalFoundries、英特尔(Intel)、三星(Samsung)、台积电(TSMC)和联华电子(UMC)都在研究用于封装的铜混合键合技术。Imec和Leti也是。此外，Xperi正在开发一种混合键合技术。Xperi将技术授权给其他人。

图1:混合键合的三维集成。来源:Xperi

多种包装选择
市场上有许多IC封装类型。细分封装市场的一种方法是通过互连类型，包括线键合、倒装芯片、晶圆级封装(WLP)和在矽通过(tsv)。互连是用来连接一个模具到另一个封装。tsv具有最高的I/O计数，其次是WLP、倒装芯片和线键合芯片。混合键，互连的新成员，有更高的密度比tsv。

根据TechSearch的数据，目前大约75%到80%的封装是基于线粘接的。焊丝焊接机用细线将一个芯片缝到另一个芯片或基板上。线粘接用于商品封装和内存模具堆叠。

在倒装芯片中，通过不同的工艺步骤，在芯片顶部形成了大量较大的焊料凸点或微小的铜凸点和铜柱。然后将该设备翻转并安装在单独的模具或板上。这些凸起落在铜垫上，形成了电气连接。这些模具使用一种称为晶圆键合器的系统进行键合。

与此同时，WLP将模具封装在晶圆上。扇出是WLP的一种类型。“(晶圆级封装)使我们能够制造更小的二维连接，将硅晶片的输出重新分配到更大的区域，为现代设备实现更高的I/O密度、更高的带宽和更高的性能，”英特尔的研究科学家Cliff McCold说Veeco他在ECTC的一次演讲中说。

同时，tsv用于高端2.5D/3D封装。在2.5D中，模具堆叠在一个插入器，包含tsv。interposer作为芯片和电路板之间的桥梁，提供更多的I/ o和带宽。

有不同版本的2.5D和3D包。高带宽存储器(HBM)是将DRAM芯片相互堆叠的3D封装类型之一。逻辑上的堆叠逻辑，或者内存上的逻辑，正在出现。“关于逻辑叠加的逻辑仍然没有普及。内存上的逻辑正在逐步发展，”英特尔工艺和产品集成总监拉穆恩·纳吉塞蒂(Ramune Nagisetty)说。

在包装方面，最新的流行词是小芯片。Chiplets本质上不是包装类型。对于小芯片，芯片制造商可能在库中有一份模块化模组或小芯片的菜单。客户可以混合和匹配这些芯片，并使用一个封装中的模对模互连方案将它们连接起来。

小芯片可以存在于现有的包类型或新的体系结构中。“这是一种架构方法。联华电子．“它正在优化所需任务的硅解决方案。所有这些都有性能方面的考虑，无论是速度、热量还是功率。这也有成本因素，这取决于你采取什么方法。”

对于当今最先进的2.5D和3D封装，供应商使用现有的互连方案和晶圆粘结剂。在这些封装中，模具被堆叠并使用铜微凸块和支柱连接。基于焊料材料，凸点和支柱在不同设备之间提供小而快速的电气连接。

目前最先进的微凸起/柱是间距为40μm ~ 36μm的微小结构。音高指的是一个给定的空间。间距为40μm的铜柱尺寸为25μm，间距为15μm。

对于细间距要求，行业使用热压缩粘接(TCB)。TCB粘接器拿起一个模具，并将凸起对准另一个模具的凸起。它通过力和热将凸起结合在一起。

然而，TCB是一个缓慢的过程。最重要的是，铜块/铜柱正在接近其物理极限。一些人认为极限在20μm pitch左右。

一些人正试图延长凹凸间距。Imec正在开发一种技术，利用当今的TCB实现10μm凸距。7μm和5μm在研发中。

当前的40μm凸距有足够的焊料材料来补偿流量的变化。当缩放到10μm及以下时，这种情况就不再存在了。Imec高级科学家Jaber Derakhshandeh在最近的ECTC会议上发表的一篇论文中表示:“在细间距微凸点中，产率和良好的接头形成在很大程度上取决于TCB工具的精度、偏差和倾斜程度以及焊料的变形量。”

为了扩展微碰撞，Imec开发了一种金属间隔工艺。像以前一样，微凸点仍然在模具上形成。在Imec的工艺中，假金属微凸点也在模具上形成。假凸起类似于支撑结构的小梁。

Derakhshandeh表示:“在3D模具-晶圆堆叠中引入了一个虚拟金属间隔微凸点，以减轻TCB工具的倾斜误差，并控制焊料变形，从而使焊接模具的不同位置的电阻和焊接形成质量相同。”

什么是杂化键?
在某些时候，微型凸起/支柱和TCB可能会失去动力。这就是铜杂化键适用的地方。它有望在microbump技术碰壁之后，甚至在那之前被植入。

微肿块不会很快消失。两种技术——微碰撞和混合粘合——都将在市场上占有一席之地。这取决于应用程序。

不过，混合化学键正在获得动力。最直言不讳的支持者台积电(TSMC)正在研究一项名为“集成芯片系统”(SoIC)的技术。采用混合键合，台积电的SoIC技术可实现10μm以下的键合间距。据称，SoIC的凸垫间距是现有方案的0.25倍。高密度版本可实现超过10倍的芯片对芯片通信速度，高达近20,000倍的带宽密度，以及20倍的能源效率。

SoIC计划于2021年投产，可以实现细间距HBM和SRAM存储立方体，以及类似3d的芯片架构。与今天的HBMs相比，“集成soic的DRAM存储立方体可以提供更高的内存密度、带宽和电源效率，”台积电的研究员M.F. Chen在最近的一篇论文中说。

台积电正在开发芯片到晶圆的混合键合。晶圆键合本身并不新鲜，已被广泛应用于微机电系统以及其他应用程序。有不同类型的晶圆键合。“微电子和微机电系统的制造和包装依赖于两个基片或晶圆的结合，”肖刘说布鲁尔科学他在一次演讲中说。“在微机电系统(MEMS)制造过程中，器件晶圆将与另一个晶圆结合，以保护敏感的MEMS结构。熔合键合和阳极键合等直接键合技术或金属共晶、热压键合和粘接键合等间接键合技术是微电子工业常用的方法。使用粘合剂作为两个基材之间的中介，可以灵活地进行加工，具有几个优点。”

铜混合键合首次出现在2016年，当时索尼将该技术用于CMOS图像传感器。索尼从Ziptronix获得了这项技术的授权，Ziptronix现在是Xperi的一部分。

对于这种应用，Xperi的技术被称为直接连接互连(DBI)。DBI是在传统的晶圆厂进行的，涉及到晶圆到晶圆的键合过程。在该流程中，晶圆被加工，然后金属垫被嵌入表面。表面被平面化，然后被激活。

单独的晶圆也经历类似的过程。晶圆采用两步工艺进行粘合。它是介电到介电键，然后是金属到金属的连接。

EV集团业务发展总监Thomas Uhrmann表示:“总体而言，晶圆对晶圆是器件制造的首选方法，晶圆在整个工艺流程中都保持在前端晶圆厂环境中。”“在这种情况下，混合键合晶圆制备在界面设计规则、清洁度、材料选择以及激活和对齐方面面临多重挑战。氧化物表面的任何颗粒都会产生比颗粒大小大100到1000倍的空洞。”

不过，这项技术在图像传感器上已经得到了验证。现在，其他设备也在研发中。乌尔曼说:“我们计划推出更多的设备，比如将SRAM堆叠到处理器芯片上。”

用于包装的混合粘合
对于先进的芯片封装，该行业也在致力于模对晶圆和模对模铜混合键合。这包括在晶圆片上堆叠晶圆片，在中间片上堆叠晶圆片，或在晶圆片上堆叠晶圆片。

这比晶圆到晶圆的键合要困难得多。Uhrmann表示:“对于晶圆与晶圆的混合键合，处理无粒子加器的晶圆的基础设施，以及连接晶圆的能力，成为一个主要挑战。”“虽然模具级的界面设计和预处理可以从晶圆级复制和/或改编，但在模具处理方面存在多重挑战。通常，后端工艺，如切丁、模具处理和薄膜框架上的模具运输，必须适应前端清洁水平，从而在模具水平上实现高粘接产量。

“晶圆对晶圆正在发挥作用，”乌尔曼说。“当我看到工程工作和工具开发(芯片到晶圆)的发展方向时，这是一个非常复杂的集成任务。像台积电这样的公司正在推动这个行业的发展。因此，我们将看到它。在生产方面，更安全的港口声明将在2022年或2023年的某个时候发布。可能会更早一点。”

用于包装的混合粘接在其他方面有所不同。传统上，IC封装是在OSAT或封装车间进行的。在铜杂化键合中，该过程在晶圆厂的洁净室中进行，而不是在OSAT中进行。

与传统封装处理μm级缺陷不同，混合键合对微小的纳米级缺陷非常敏感。需要一个晶圆厂级的洁净室，以防止微小的缺陷破坏过程。

缺陷控制在这里是至关重要的。“随着先进的包装工艺越来越复杂，所涉及的特征越来越小，对有效过程控制的需求持续增长。考虑到这些工艺使用昂贵的已知好模具，失败的成本很高，”Tim Skunes说，研发副总裁CyberOptics．“在组件之间，有凸起来进行垂直电气连接。控制凸起高度和共面度对于确保堆叠组件之间的可靠连接至关重要。”

事实上，已知好模具(KGD)是至关重要的。KGD是满足给定规格的未包装零件或裸模。如果没有KGD，一揽子计划可能会遭遇低收益或失败。

KGD对包装企业很重要。“我们收到裸露的模具，并将其放入包装中，以交付具有功能的产品。人们要求我们提供非常高的收益率。日月光半导体在最近的一次活动上。“因此，对于已知的好模具，我们希望对其进行全面测试，使其具有良好的功能。我们希望是100%。”

尽管如此，晶圆到晶圆的混合键合流程与晶圆到晶圆的过程相似。最大的区别是芯片被切成丁，并使用高速倒装芯片粘合器堆叠在中间物或其他模具上。

图2。Xperi的晶圆混合键合流程。来源:Xperi

整个过程从晶圆厂开始，芯片在晶圆上使用各种设备进行加工。这部分被称为生产线前端(FEOL)。在混合键合中，两个或多个晶圆在流动过程中被加工。

然后，晶圆被运送到晶圆厂的一个单独的部分，称为后端(BEOL)．使用不同的设备，晶圆在BEOL中经历单一的大马士革过程。

单一大马士革工艺是一项成熟的技术。基本上，氧化物材料沉积在晶圆上。在氧化物材料上刻蚀出微小的孔。通过使用沉积工艺填充铜。

这反过来又在晶圆表面形成铜互连或衬垫。铜垫相对较大，以μm尺度测量。这个过程有点类似于今天在晶圆厂的先进芯片生产。然而，对于先进的芯片来说，最大的不同在于铜互连是在纳米尺度上测量的。

这只是过程的开始。下面是Xperi的新模对晶圆铜混合键合工艺的开始。其他使用类似或略有不同的流程。

Xperi芯片到晶圆工艺的第一步是使用化学机械抛光(CMP)抛光晶圆表面。CMP是在一个系统中进行的，该系统使用化学和机械力抛光表面。

在此过程中，铜垫在晶圆表面略微凹陷。其目标是获得浅而均匀的凹陷，从而获得良好的产量。

CMP是一个困难的过程。如果表面过度抛光，铜垫凹坑变得太大。在粘接过程中，有些垫片可能无法粘接。如果未抛光，铜渣会造成短路。

有一个解决方案。Xperi已经开发了200mm和300mm CMP能力。Xperi工程副总裁Laura Mirkarimi表示:“CMP技术在过去十年中取得了长足的进步，在设备设计、泥浆选择和过程监测方面进行了创新，可以实现精确控制的可重复和可靠的过程。”

然后，晶圆进行计量步骤，测量和表征表面形貌。原子力显微镜(AFM)和其他工具被用来表征表面。AFM使用一个微小的探针来测量结构。此外，晶圆检测系统也被使用。

这是整个过程的关键部分。KLA的希伯特说:“对于混合键合，必须以亚纳米精度测量damascene衬垫形成后的晶圆表面轮廓，以确保铜衬垫满足要求的凹坑或突出要求。”“铜混合键合的主要工艺挑战包括表面缺陷控制以防止空隙，纳米级表面轮廓控制以支持强大的混合键合垫接触，以及控制铜垫在顶部和底部模具上的对准。随着混合键间距越来越小，例如，在晶片与晶片之间的流动中小于2μm，在模片与晶片之间的流动中小于10μm，这些表面缺陷、表面轮廓和键合垫对齐的挑战变得更加严重。”

这可能还不够。在此流程的某些时候，有些人可能会考虑探测步骤。“在传统上，直接探测铜垫或铜凸起被认为是不可能的。形状因子．“主要的问题是如何在探头尖端和凸起之间建立稳定的电接触。”

为此，FormFactor开发了一种基于mems的探针尖端设计，称为Skate。结合低接触力，尖端轻轻突破氧化层，使电接触凸起。

更多的步骤
在计量步骤之后，晶圆进行清洗和退火过程。退火步骤在批处理过程中完成，晶圆堆叠，模具在顶部。

然后，使用刀片或激光隐形切丁系统在晶圆上切丁。这反过来又为包装创造了单独的模具。模具成型过程具有挑战性。它会产生颗粒、污染物和边缘缺陷。

KLA的Hiebert说:“对于晶片与晶圆的混合键合，晶片切割和模具处理增加了颗粒产生的额外来源，这必须得到管理。”“由于等离子切块的颗粒污染水平要低得多，因此它正在探索模与晶片混合键合方案。”

下一步是结合。在操作中，倒装芯片粘合机将直接从切模架中取出模具。然后，系统将把模具放在一个主晶圆或另一个模具上。这两种结构在室温下立即结合。在铜混合键合中，芯片或晶圆使用介电-介电键合，然后是金属-金属连接。

这一过程提出了一些挑战，即粘结剂的对准精度。在某些情况下，对准精度在几微米量级。该行业需要亚μm的能力。

“虽然模具和吞吐量的对齐是一个工程挑战，但倒装芯片粘结剂已经向前迈出了巨大的一步。EV集团的乌尔曼说:“如何在所有人的清洁水平相同的情况下处理模具仍然是一个挑战。”晶圆到晶圆的键合要求正在向小于100nm的覆盖层转变，因此符合高级节点的要求。对于芯片到晶圆，通常在精度和吞吐量之间存在依赖关系，其中较高的精度与较低的总体吞吐量相权衡。由于这些工具已经针对后端工艺进行了优化，如焊接和热压粘合，1µm的规格在很长一段时间内已经足够好了。混合模对晶圆键合改变了设备设计，触发精度和设备清洁度。新一代工具的规格精度远低于500nm。”

该行业正准备发行债券。在ECTC上，BE半导体(Besi)展示了一种新型混合晶圆粘结样机的首个结果，最终规格目标为200nm @ 3 σ， ISO 3洁净室环境，300mm晶圆基片具有2000 UPH。

Besi研发基金经理Birgit Brandstätter在论文中说:“该机器包括组件晶圆工作台(在工作区下方)、基板晶圆工作台和两个镜像取放系统(包括鳍状板、摄像头和移动键头)，同时在一个基板和一个组件晶圆上工作，实现双产量。”

该机器有一个输入阶段，在那里插入衬底(主机)和组件晶圆的杂志。这些饲料进入机器的工作区域。主晶圆被传输到“基板表”。组件晶圆被运送到位于“基板表”下方的“晶圆表”。从组件晶圆上取下模具并放置在基板晶圆上。

“取放循环始于组件晶圆上的组件识别与晶圆摄像头。一个单独的芯片被选中，用弹射针弹出，用鳍状肢(左边或右边)捡起，翻转，然后转移到(对应一侧的)取放工具上，”Brandstätter说。“接下来，键头将模具移动到向上看的(组件)摄像机上，这就确定了模具在取放工具上的确切位置。此后，键合头移动到基片位置，基片(向下)摄像机检测基片上的准确键合位置。亚微米对准是用压电驱动进行的，在精确运动期间的原位对准用于进一步优化模具位置。最后，键合头将模具按所选键合力和键合延迟放置在键合位置上。该循环在左侧和右侧并行执行，并重复直到衬底完全填充。”

据该公司介绍，该机器根据生产流程的要求自动更换基板和组件晶圆。据该公司称，为了实现高精度，推出了用于快速、可靠和高精度校准的新型校准和光学硬件。

不过，这场战斗还没有结束。可能会出现对准错误。缺陷可能会突然出现。与所有设备和封装一样，混合封装的2.5D和3D封装可能会经历更多的测试和检查步骤。即便如此，一个坏骰子就能毁了整个包裹。

结论
显然，混合键合技术是一项可行的技术。它可能会衍生出一类新的产品。

但客户需要权衡各种选择，并深入研究细节。这并不像听起来那么容易。