更多的异构设计和包装选项增加了整个供应链的挑战，从设计到制造再到现场。
先进的封装可能是大幅提高性能、降低功耗和不同外形因素的最佳方式，但它增加了一系列全新的问题，当摩尔定律和ITRS路线图为芯片行业创造了半标准化的前进道路时，这些问题得到了更好的理解。
不同的先进的包装选项-系统封装、风扇输出、2.5D、3D-IC -增加了针对特定应用、市场和用例所需的灵活性。这些方法也使得将各种类型和数量的内存和处理元素集成到一个包中变得更容易。在已建立的工艺节点上开发或为其优化的模拟传感器和其他组件可以与在新节点或旧节点上开发的其他组件集成。
然而，所有这些灵活性、集成和专门化都是有代价的:
与过去不同的是，当一种设计被完善到10亿台时，其中一些设备的推出数量非常有限，所有这些都是在更严格的时间限制下发生的。
“不同的公司采取了不同的方式，无论是‘粉丝进来’还是‘粉丝出去’。CyberOptics．“在这些领域中，有各种不同的方法，比如台积电的CoWoS(片上晶圆上基板)。三星也有自己的版本。因此，半导体行业的经典口号——一切都是标准化的，数十亿芯片都是用同样的方式制造的——在先进的封装领域正在分崩离析。在某种程度上，每家公司都在规划自己的路线。”
为了使这些设计成为主流，并将整个供应链的各个部分连接起来，这种情况在某个时候必须改变。
“生态系统中的每个人现在都有发言权来构建一个系统，每个人都必须发挥自己的作用，”肯特·斯坦(Kent Stahn)说Synopsys对此．“为了实现高容量和对故障有高影响，将需要制定标准。此外，我们还需要对时间敏感的数据，而且这些数据必须是可操作的。”
不过，这在大规模生产和定制之间呈现出一个棘手的平衡。封装增加了灵活性和专业化选项，这在平面设备上是不可实现的，即使对那些财力最雄厚的公司也是如此。数字逻辑的缩放已经与其他技术(如内存)不同步，而模拟通过将其缩放到更小的几何图形也没有任何收获。事实上，可能的配置太多了，在这一点上，甚至很难找到设备之间的重叠以简化制造和测试。
虽然这种情况可能会随着标准接口和芯片的引入而改变，但目前的方法给设备制造商、代工厂和包装公司带来了压力，要求他们在产品和工艺中增加灵活性，而且这并不总是可行的。有时它需要更多或不同的设备。在设计方面，它需要复杂的划分，牢记大量可能的物理/接近效应，通常是在多个维度上——沿着x、y和z轴，以及随着时间的推移。
“我们可以创建这种异构集成，使我们能够将芯片放入一个系统中，并输入完全不同类型的芯片，无论是模拟、混合信号、数字，甚至传感器，”英特尔公司高级副总裁Yin Chang说日月光半导体他在最近的一次演讲中说。“模分区可以提高产量，集成高带宽内存、重用各种IP和降低功耗的能力是集成的关键。”
Chang表示，关键是提供最有效的方式来创建高密度集成包的选项，无论是用于人工智能、高性能数据中心，还是将天线纳入包中的5G毫米波设备。“所以有一个巨大的工具箱可以让设计师创造下一个SiP对于特定的解决方案，无论是边缘解决方案，还是可以在服务器上使用的高密度解决方案。”
图1:高性能计算封装的不同选项，基于中间层的2.5D vs基板上扇出芯片(FOCoS)。来源:日月光半导体
制造业的挑战
每一种选择都带来了挑战。例如，材料不匹配会对包装造成压力，这反过来又会降低一些重要部件的预期寿命。
“芯片-封装相互作用(CPI)已成为晶圆厂工艺迁移到使用铜/低k、超低k或极低k介电材料的高级节点的关键可靠性问题。联华电子的测试和包装工程服务部。“在组装过程中，封装内部存在热机械变形和应力发展，由于芯片和衬底之间的热膨胀系数不匹配，这影响了后续的可靠性测试。晶圆厂需要提高FBEoL(生产线远端)薄膜强度、附着力和结构，以确保CPI解决方案的坚固包装工艺窗口。”
开发这些设备的团队需要考虑一系列可能的影响和相互作用。
Chen表示:“在先进的封装发展、铜柱、FOWLP(扇出晶圆级封装)和2.5D/3D-IC方面，fab FBEoL薄膜需要优化更多的薄膜强度、附着力和结构，以集成不同的芯片和技术节点。”“重要的是，混合键合需要严格的晶圆CMP(化学机械抛光)工艺控制和材料选择，才能实现可靠的晶圆到晶圆或芯片到晶圆的键合。”
因此，虽然抛光晶圆片后留下的纳米颗粒可能不会对平面芯片造成问题，但当两个芯片结合在一起时，它会造成一系列问题。一个芯片中的杂质，或者用于连接这些芯片的材料中的杂质，会影响整个多芯片封装，导致成品率降低和成本上升。
杂质可以从材料供应链的任何地方渗透进来。它们可能是50加仑高粘度材料桶中无法检测到的颗粒，也可能是衬底或中间物深处的纳米级缺陷。
该公司制造、质量和物流执行董事汤姆•布朗(Tom Brown)表示:“针对不同需求平衡产品规格存在困难。布鲁尔科学．“为领先的半导体制造商生产高端、超清洁、零缺陷材料的成本正在上升。为了达到这些质量水平而进行的持续改进，很难在其他材料上得到证明，这些材料没有用于构建芯片的关键组件，但对于芯片的包装和堆叠以满足整体性能要求至关重要。但是环境条件和控制并不一定对每一种产品都处于相同的临界水平。作为材料供应商，知道在哪里投资，并能够在芯片制造商也试图降低成本的情况下获得投资回报，成为一个越来越大的挑战。”
在包装方面也是如此。“我们的基板供应商有很多变化，我们不断地推动他们进行改进，”柯蒂斯Zwenger说，研发副总裁安靠．“在组装方面，锡膏检查有很多变化，我们使用的喷射技术是为了防止高精度模板不够用。我们从SiP中了解到，这可能是一个高度人工的过程，所以我们齐心协力，通过自动化来真正提高过程质量和变化控制的产量。”
图2:RDL衬底的横截面。资料来源:公司
产量和成本计算需要考虑封装中的所有芯片和组件，以及封装本身。对于芯片来说，0.001%的故障率可能是可以接受的，但这需要乘以所有芯片和互连的成本，以及复杂封装中的额外步骤，包括设计、制造和测试流程的每一步。
“无论你使用DUV还是EUV在美国，你知道所需的材料和具体的要求。”“但是在包装方面，还没有一个标准的过程或方法，所以不同客户使用的每种技术的材料组合是不同的——临时的或永久的;小组或个人;幻灯片，激光或化学释放。你必须创建一个用于不同目的的重要材料组合，使用不同的设备组和影响生产过程、控制、规格和测试的巨大不同的关键设计参数。”
这些考虑对于确保这些设备能够制造出来，它们将在可预测的水平上产生，并且它们将在预期的生命周期内按预期运行是必不可少的。但它们也必须应用于各种各样的打包架构。
“不同的应用程序有不同的芯片封装交互资格要求，”UMC的Chen说。“为了满足这些标准，晶圆代工和封装osat都需要工艺/材料/结构优化，以确保稳健的CPI解决方案。不同的技术和节点有不同的设计规则支持，它们需要通过完整的CPI认证，以确保设计和可靠性能够满足要求。”
测试、检验和计量挑战
完全理解哪些是特定应用的最佳选择将需要数年时间，即使到那时，也会有大量的新选项和开发需要考虑。
CyberOptics公司的Kulkarni表示:“所有这些异质集成已经分散了市场。“当你观察实际的建筑时，差异是相当大的。这影响到所有涉及包装行业的公司。他们使用的具体流程是非常不同的，这意味着检查和计量需要有很大的不同。因此，当我们被这些大型晶圆厂或包装厂叫去看实际的包装时，尽管在高层上他们可能会说这是扇进或扇出，但不同公司的实际包装看起来非常不同。缝隙不同，间距不同，高度也不同。我们看到的共同之处是，它们都变得越来越贵，部件越来越小，现在都需要100%的检查，但我们现在还没有做到这一点。”
测试方面也是如此。“电气测试本身只能让我们确信，芯片在当前无压力状态下的电气性能良好。上的创新．“它没有考虑到将施加在硅后粘接或封装上的应力。这可能导致立即失效的一个例子，模后连接，是来自潜在的侧壁裂纹，在测试中的性能偏差中没有表现出来。在这种情况下，粘结后过程可能会导致裂纹扩展到裂纹止裂结构之外，直到达到一个自由表面，并杀死模具和封装。”
变异又增加了一个挑战。与缺陷和污染一样，封装中的变化也会随着多个芯片的增加而增加。“日益复杂的先进包装技术要求更严格的工艺窗口，许多变化类型，”Chet Lenox说，工业和客户合作的高级总监心理契约．“一个经典的例子是，在热压粘合之前，随着目标微凸距的降低，微凸高度的变化需要继续减小。但除此之外，我们还看到先进的包装推动了全新的集成方案，以满足变化和清洁要求。例如，使用等离子切块进行非常干净、低粒子的单点取样的情况正在显著增加。”
这也推高了设备成本，因为并非所有设备都能在最先进的软件包中检测到问题。5G尤其如此，其产量在数亿或数十亿单位。Lenox说:“在先进封装中使用的高端IC基板上，对当前工艺变化的容忍度的降低推动了更高水平的检查，在更多情况下，使用自动光学成形的短裤和开口来提高产量。”此外，满足5G射频要求的阻抗控制已经明显转化为对CD和3D计量的更高要求。”
材料和应力
先进的封装需要在机械和电气工程、材料科学、经济学、供应链管理方面的专业知识，以及设备正在创建的任何市场应用领域的专业知识。
布鲁尔公司的布朗表示:“这些需求从几个方面影响了制造过程。“首先，随着终端用户期望的增加，客户的性能要求变得更加广泛。例如，一个典型的产品验收证书可能曾经只要求10项作为标准。现在，一些客户在COA(分析证书)上列出了200多个要求。此外，我们客户的生产线对其产品的微小变化越来越敏感，从而收紧了现有的期望。每一代的规格限制和控制限制都越来越严格。”
这些担忧在整个供应链中得到了呼应。“保形薄膜和薄膜的材料工程正在成为一个超级热门的话题，”David Fried说，该公司的计算产品副总裁林的研究．“材料工程是薄膜发展中最重要的方面之一。以前，我们使用材料工程来诱导器件应力以提高性能。我们现在已经不需要那个应用程序了。但我们发现，我们沉积的每一种材料都有一些内在的应变，这些特性对设备、集成和结果有很多影响。”
这对检测畸变的能力产生了影响，特别是当多个芯片封装在一起时。这在测试方面是显而易见的，其中探针卡对于每种设计都变得更加定制、复杂和大量。
“在手机中，你需要能够为每个部件提供测试解决方案，以及当它们集成在一起时的解决方案，”中兴通讯产品营销总监Alan Liao说形状因子．“一个例子是高带宽内存，你垂直集成一个4到8个堆栈的内存，然后通过硅中间体与旁边的SoC芯片集成。我们可以在晶圆上测试每个存储芯片，只需一次触地，一次射击，就能告诉你芯片是好是坏。”
但这只是第一步。内存也需要进行堆叠和测试，并且需要测试插入器和SoC。“最具挑战性的部分是内存是由一家公司提供的，SoC是由另一家公司提供的，而封装公司提供硅中间体并将它们封装在一起，”Liao说。“只有一个芯片，你就能知道它是好是坏，你也知道你买的是好芯片还是坏芯片。但如果整个计划失败了，谁来负责?你需要这些数据来制定商业模式。”
权衡
这些多芯片包是否像预期的那样工作在很大程度上取决于用例，以及围绕这些用例所做的各种权衡。这种技术的用例可以有很大的不同，这决定了这些包的实际外观、行为和最终的结果。
Amkor Technology高级包装开发与集成副总裁Mike Kelly表示:“主要有两个驱动因素。“一种是针对那些想要快速将产品推向市场的公司，因为这是一个新市场，他们想要进行测试。这提供了一个立足点。第二个是，‘我们真的需要为这个市场打造一些令人惊叹的东西，因为现在这里有很多人。我们还能做什么?每一个都将是非常不同的。但整个封装领域对半导体的未来绝对至关重要，因为超过3nm的规模是可怕的。问题是有太多的选择，很难确定该走哪条路。”
以权力为例。凯利说:“每个人在这些新节点上遇到的问题之一是工作电压正在下降。”“所以犯错的余地更小。这意味着集成电路对任何变化的容忍度都较低。使局部电荷存储靠近模具变得更加重要。我们肯定在5nm工艺上看到了这种情况，我们预计在3nm工艺上情况会更糟。所以现在处理容差的裕度变小了。除此之外，还有机械变化、热变化和其他一切。”
图3:RDL中的机械故障。资料来源:公司
包装可以帮助缓冲这些影响。但它也增加了新的问题，如散热、机械应力和不均匀老化。了解包中包含哪些内容，如何将所有内容连接在一起，以及将在哪里使用这些内容，是至关重要的前期决策。
“几年前有一个包装会议，关于如何处理这些复杂的、异构的包装有很多争论，”该公司技术和战略副总裁Keith Schaub说美国效果显著．“答案是，‘视情况而定。他说，这是一种基于消费者的非关键产品吗?如果它不起作用，你就会把它扔掉吗?还是SpaceX或NASA的组件?如果你有重复的技术，有些问题可能更容易解决，比如他们在太空任务中构建的冗余。如果一台电脑坏了，你还有另一台。”
并不是每个应用程序都支持这种方法，这既是由于成本原因，也是由于形式因素的限制。在卫星上增加冗余是一回事。将这种冗余添加到可穿戴设备(如增强现实眼镜)则是另一回事。后者要求对所有可能的未知因素进行更严格的控制。
“当你从一个已知的好模具到一个已知的好系统，有制造和设计方面的考虑，”Dennis Ciplickas，高级解决方案的副总裁PDF的解决方案．“就像当你构建一个SoC时，你有一个PDK，你需要设计和模拟这个PDK。但是没有一个PDK是完美的，你最终不得不对你的实际操作条件做出一定的假设，以及在设计过程中如何建模。然后，当你最终把芯片拿出来的时候，你要测试它，并根据所有这些假设来评估它。但这个过程也不完美。”
对于多芯片封装，这就更加困难了。Ciplickas说:“如果你看一个模块或一个包中的系统，你会在层次上遇到同样的问题。”“所以每个单独的芯片都是一个已知的好芯片，但它的运作方式是否符合我的预期?我能测试它，评估它，证明它适合这些操作条件吗?sip的挑战之一是通过构建一个真正大的单芯片来实现您希望获得的性能。但是将所有这些集成到一个芯片上的成本要高得多，用模拟组件甚至可能是不可能的。根据定义，你将在这些元素之间使用复杂的高速接口。现在，你的假设是什么?你装的是什么防护带?在你将它们插入芯片之前，然后插入模块，然后在你组装模块之前，你如何实际测试和评估以这种速度运行的模具?”
生命周期管理挑战
这些不确定性为围绕硅生命周期管理和数据分析的新商业模式打开了大门。
“高级封装增加了另一层复杂性，因为它缺乏可见性，依赖于高密度架构，这限制了冗余备份，”该公司总经理Gal Carmel说proteanTecs”汽车部门。“此外，芯片的人工智能部分正在增长。这不仅仅是关于封装和高级节点，而是芯片架构是人工智能驱动的，并使用现场推理和训练来不断改进硬件架构。利用这种反馈循环，可以减少硬件冗余，优化复杂性。”
这对于长期可靠性监测至关重要。改变建筑结构和位置会增加热量或其他压力效应，这就会影响各种与年龄相关的影响。
Onto应用工程经理Woo Young Han表示:“芯片的老化速度不同。”“与同一封装中的其他芯片相比，一些芯片过早老化，导致整个单元过早失效。用于汽车设备的半导体芯片暴露在极端环境中(热和冷)，极端温度给这些芯片增加了很大的压力。在芯片使用的早期阶段，模具上的发际裂纹等缺陷可能不会产生任何影响，但极端温度会导致这些裂纹扩大并导致芯片故障。这就是为什么汽车设备必须进行100%的视觉缺陷检查。”
即使没有完全冗余的空间，在互连等组件周围也可以有选择性冗余。
Synopsys的Stahn说:“如果有一个中间人，你可能会有多余的tsv。“你可以在设备的生命周期内进行温度循环，这使它更加坚固。这也可以用于封装基板。你还可以在硅中添加更多的传感器，以判断设备如何老化，以及多久会变得不可靠。它是否暴露在高温下?分析是一个新领域，你可以分析如果数据长期暴露会发生什么。”
这确实给包设计增加了一些开销，但是可以避免系统故障。“用例定义了开销的预算，”Stahn说。“如果是可穿戴设备，这可能并不重要。在网络、云或服务器环境中，你需要弄清楚如何测试和构建冗余，以便它能够存活更长时间。”
这种担忧可能出现在供应链的任何地方。Brewer晶圆级包装材料技术总监Cristina Matos指出，包装中使用的一些材料是永久性的，而另一些则是牺牲性的——在制造过程中燃烧或抛光。她说:“永久材料受到恶劣条件的影响，必须在设备的预期寿命内不发生任何化学或机械变化。”“为了达到行业预期，我们专注于设计新材料，平衡结构-性能关系，以确保材料满足加速老化、温度循环和恶劣存储条件的预期。”
最后，如果在这个领域确实失败了，可能几年都不会发生。当一个关键部件需要更换，但由于制造它的公司不再支持它、被收购或倒闭而不再可用时，你会怎么做?
“我们见过一些公司制造了数千个零件，当他们完成时，他们破坏了所有的层，因为他们不希望人们对它们进行逆向工程，”萨姆·萨德里(Sam Sadri)说QP技术(原Quik-Pak)。“然后，20年后，他们要求更多。解决这一问题的唯一方法是拆除包装，并使用旧技术重新创建机械足迹、间距和电气特性。这种方法在过去五年中呈下降趋势，但现在又回升了。”
结论
与几乎所有与高级封装相关的东西一样，使用寿命将因用例、实现和包内设备的单个组件而异。众所周知，好的模具仅仅是一个整体的包装。能够在整个生命周期内制造、测试、检查和监控这些设备是至关重要的，但了解可能出现的问题并在未来避免这些错误也是至关重要的。
芯片行业才刚刚开始这段旅程，因为设备扩展变得如此困难和昂贵，而且在每个新节点上，功率/性能/面积/成本效益都在缩小。在某种程度上，标准将变得更加普遍，将这些设备组合在一起的更可预测的方式将占据主导地位。但所有这些都需要多年的时间，大量的数据和大量的实验才能确定哪种方法最有效。
有关的故事
高级节点、包的变异威胁增长
复杂的相互作用和更严格的容差会影响性能、功率和预期寿命。
使芯片封装更加可靠
先进的包装和旧技术的新创新都面临着挑战。
查找高级包中的开放缺陷
没有一种单一的筛选方法能显示出所有可能产生缺口的缺陷。
设计2.5D系统
使用中间体连接模具需要新的和修改的工艺，以及组织结构的变化。
更强，更好的结合在先进的包装
研究人员将注意力集中在不同的铜结构上。
|
|
|
|
|
|
|
|
|
|
|
|
文章写得好。喜欢读它。