新设备将会有所帮助,但它是昂贵的,需要更多的步骤。
几个供应商增加新的基于红外检测设备,光学和x射线技术以降低当前和未来IC缺陷包。
而所有这些技术是必要的,他们是互补的。没有一个工具可以满足所有缺陷检验要求。因此,包装供应商可能需要购买更多的和不同的工具。
多年来,包是相对简单的。当缺陷出现在包在各个步骤的制造、检测设备没有问题发现的缺陷,因为大多数人都相对较大。
今天是一个不同的故事。最新的芯片是更快和更复杂。优化这些芯片的性能,该行业需要新的更好的方案具有良好的电特性,更小的形式因素,更多的I / o。作为回应,包装供应商开发了各种各样的新的和复杂的高级包类型。
作为包装市场变得更加复杂,使用可靠性是至关重要的,找到缺陷变得越来越重要。但它也变得更具挑战性的缺陷越来越难找到。“有较小的特性和新材料进入高价值的包装。这个驱动器需要检查与质量要求更高,”范德维尔说Pieter这个理事会部门总经理心理契约。
其他人也同意。“更多的模具正在推动高密度包装一体化。更多的互联驾驶更好的跟踪和严格的撞球。这种复杂性是开车需要向更多的检查,“Eelco伯格曼说,高级销售和业务发展总监日月光半导体。“除了增加过程的挑战与制造这些复杂的包,还有一个需要增加在线过程控制和检验由于产量损失与多个相关的高成本和先进的流程节点设备被集成到这些包。”
为了满足这些需求,包装供应商可能需要传统光学检验设备类型以及其他工具。”随着方案的复杂性和密度的增加,光学检查本身是不够的,”他说。“多年来,包装行业有一系列选项,包括x射线和C-SAM(共焦扫描声学显微镜)。但通常情况下,这些工具是更适合的示例流程比在线过程控制监控和故障分析。与潜在的高成本与组装成品率损失或post-assembly相关可靠性测试或失败,越来越需要高速、内联计量工具-理想与先进的机器学习的分析功能,可以监视流程和检测过程实时基础上漂移。通过这种方式,可以采取纠正措施之前,过程的控制和缺陷发生。高可靠性的应用程序尤其如此,比如汽车设备,你需要检测潜在的潜在缺陷。这可能需要一系列的解决方案。”
幸运的是,一些新的检测系统正在进行中。其中包括:
包装的风景
wafer-level包装检验市场预计将从2.08亿年的2019美元增长到2.23亿年的2020美元,根据Bob Johnson, Gartner的分析师。这些数据不包括检查系统在模具水平。“光仍然是最大的技术,”约翰逊说。“也适用于死,或包访问检查。”
与此同时,有一个爆炸的新应用市场,如5 g和人工智能。此外,传统的应用程序,比如汽车、计算、和移动,继续生长。
系统包含各种芯片,封装或安置在IC包。客户有很多包类型可供选择。”选择是依赖于应用程序,规定包装架构是什么样子,”Kim是的表示执行主任巨头材料布鲁尔科学。
段包装景观的一个方法是通过互连类型,包括wirebond、倒装芯片,wafer-level包装巨头(),在矽通过(tsv)。
大约75%到80%的包线结合的基础上,根据TechSearch。一个芯片引线接合器针使用细小的电线连接到另一个芯片或衬底。线焊接用于商品和中档包,以及内存堆栈。
倒装芯片用于小袋和其他包。在倒装芯片,铜疙瘩或柱形成的芯片。设备翻转,安装在一个单独的模具或董事会。撞落在铜垫,形成电气连接。
巨头用于扇出和其他包。在的一个例子扇出,内存死是逻辑芯片,堆放在一个包中。同时,tsv在高端包像2.5 d / 3 d。在2.5 d/3 d,死亡堆积或并排放置插入器的顶部,包含tsv。的插入器作为芯片和董事会之间的桥梁。
图1:包装的关键趋势来源:解放军
2.5 d / 3 d和扇出分为高级包类型。另一种方法涉及到的使用chiplets模块化的,芯片制造商可能菜单死了,或者chiplets,在图书馆。客户可以混搭chiplets和整合现有的高级包类型,如2.5 d / 3 d,扇出,或一个新的体系结构。
“我们服务很多不同的领域,”肯•莫利托说,首席运营官Quik-Pak。“Chiplets是一个领域,我们看到在未来增长。Chip-on-board multi-chip模块和chiplets都在我们的路线图。我们认为这是将半导体行业受益。”
Chiplets和先进的包装可以撼动大地。通常,推动设计、产业发展一个ASIC芯片使用缩放以适应不同的功能集成在一个单片死。但比例变得更加困难和昂贵的在每一个节点,而不是一切都得益于缩放。
新设计的比例仍然是一个选择。而是使用芯片扩展传统的ASIC,先进的包装和chiplets正在成为替代的方法来开发一个复杂的系统级设计。
“客户实现有多个方法开发设计,”沃尔特·Ng说,业务发展副总裁联华电子。“尽管可能存在的功能设计要求性能和尖端技术的最高水平,许多其他功能不需要这个。实现其他功能的单一均匀的硅块边缘的权力和成本可能是有害的。成本考虑在几个不同的方式。如果函数没有受益于技术扩展,然后每毫米²成本明显高于没有接受任何抵消区域利益。芯片级的其他成本的考虑,许多这些设计正在推动的最大值十字线大小和当前严重的产量问题。这是驾驶一个文艺复兴时期的28 nm / 22纳米尖端平面节点。对于那些客户需要高新技术性能,他们正在看如何分区功能,性能,在许多情况下,实现一个multi-die解决方案。”
在这种情况下,multi-die解决方案是另一种方式来描述一个高级包与复杂的模具。这里的想法是堆栈装置在垂直方向,使新架构。
“每一个铸造和设备制造商都有严重的努力在异构集成。这里有许多不同的技术,”罗伯特•克拉克说,技术人员的高级成员电话在最近的一次演讲。“3 d维集成,我们需要异构集成以及整体三维过程,将使我们在逻辑和内存堆栈逻辑逻辑为未来的技术。”
尽管如此,有一个共同的主题在所有包。“它遵循了死大小在很大程度上。你有更多的组件在一个包。你也有较小的死与较小的几何图形的内部包。它更难以检查,“Quik-Pak莫利托说。
芯片/包装流程
制造芯片是一个复杂的过程。首先,处理芯片在晶圆工厂使用各种设备。一个先进的逻辑设备,需要从600年到1000年在工厂流程步骤或更多。
在工厂流程,芯片制造商必须检查芯片缺陷。微小缺陷可能会影响芯片的收益率或导致产品失败。
在芯片内的工厂,找到缺陷芯片制造商使用optical-based检测设备的生产线。芯片制造商也使用电子束检查。这两个工具都是检测纳米尺寸的缺陷。
晶片检查的光学检测系统使用一个光光源照亮一个晶片。深紫外光源瀑布(DUV) 193纳米波长的范围。然后,光被收集和图像数字化,这有助于发现缺陷的晶片。
一旦芯片制造工厂,然后准备IC晶片包装在铸造或OSAT。
每个包类型有不同的流程。扇出,例如。“在这个包装方案,良好的载体晶圆放置正面朝下死去,然后嵌入在环氧树脂模具,”桑迪温解释说,这一过程集成工程师Coventor,林研究公司在一个博客。“压模组合形式被重建的薄片,然后加工成分配层(rdl)与接触死亡脸上疙瘩扇出的再分配。重组晶片是随后丁之前最后的使用。”
rdl的铜金属互联电连接包的一部分到另一个地方。rdl由线和空间测量,指的宽度和间距金属痕迹。
有不同类型的扇出包。例如,面向高端应用,高密度扇出有500多个I / o rdl小于8μm线和空间。在高端,供应商正在开发与rdl扇出2μm线/空间和超越。
这就是它变得复杂。“传统wafer-level扇出面临着几个挑战,”柯蒂斯Zwenger,先进的产品开发的副总裁公司。“在处理方面,诸如死转变和模制薄片弯曲控制应用流程优化技术。然而,对于更高级的结构,需要多个RDL层和细线/空间,塑造薄片弯曲的数量和表面拓扑成为关键照片成像过程造成不利影响。在商业方面,挑战一直扇出成本与包的大小。作为需要更高层次的集成,包大小的增加,和RDL过程成本上升指数由于循环再造的晶片格式。”
在生产流程,包中可能出现的缺陷。扇出和其他高级包类型越来越复杂,这些缺陷往往是越来越难找到。这就是检测设备适合它的目的是发现缺陷和根。
扇出的生产流程、包装房子可能插入检测设备在这个过程的开始。然后,有很多检查步骤在流,即使在过程中。
其他包类型可能有相似或不同的流动。在所有情况下,检验要求。“在过去的10年里,先进的包装介绍了几个流程创建创新包装和组装技术和材料。例子包括微细铜柱,通过模具通过塑造填充不足,保形屏蔽、双面成型和多层RDL处理,“Zwenger说“包,将这些技术不能组装成本有效,除非非常健壮的流程和先进的在线控制和检测方法。高分辨率x射线成像技术和自动光学检查取得了很大的进步帮助检测项目,如模具和未充满空洞,RDL和凹凸缺陷和外国材料。许多材料接口在当今先进的包装使在线缺陷检测必不可少的具有成本效益的,高质量和可靠的半导体器件。
图2:芯片封装流。来源:解放军的
光学和x射线检查
包装的房屋使用多种类型的检测设备,但是决定使用一种或另一个依赖包。
光学检验多年来一直使用的包装。Camtek今天,解放军和创新销售光学检测系统进行包装。“光学检验是用来发现任何明显缺陷或潜在的潜在的缺陷,可能影响产量,”Stephen Hiebert说道,说解放军的高级营销主任。
在操作,包插入这些光学检测系统在生产流程。光源照明系统中,需要一个包的图像从不同的角度来发现缺陷。
有一些主要差异光学检测的芯片工厂和包装。在工厂,检验工具更加昂贵和用于查找在纳米尺度上的缺陷。
相比之下,在包缺陷较大,所以光学检查用于查找缺陷在微米级别。这些工具使用光源在可见的范围,不是高端DUV来源。
尽管如此,下一波包礼物一些挑战现有的工具。“你有这三个d-ic或扇出wafer-level包装流程。他们越来越复杂。这些复杂的过程需要复杂的开发,”Hiebert说道说道。“还有其他的趋势。很明显的一个例子就是更多的扩展。你有较小的临界尺寸。它可能是一个RDL线/空间。它可能是一个音量等3 d堆叠microbump音高或混合成键和一个铜垫。随着比例的继续,需要找到更小的缺陷类型是至关重要的。”
有其他重大缺陷的挑战。例如,如果你有一个坏的死在一个包,整个包丢失。
为应对这些挑战,供应商已经开发出下一代检验工具包装。例如,使用一个光源在可见范围内,解放军最新的缺陷检查工具使用brightfield和暗视野技术。brightfield成像,光照射到样本,系统收集散射光的对象。在暗视野成像,光照射到样本从一个角度。
心理契约在最新的工具能够找到缺陷尺寸。“先进的包装,我们谈论的是临界尺寸一微米的数量级,“Hiebert说道说道。“一个RDL 2μm线和空间。高级客户正在1μm线和空间。亚临界尺寸的检测与光学缺陷仍然是可能的。”
心理契约的新工具提供了两倍的分辨率和灵敏度与前面的系统。它还可以针对选择检验区域捕捉难以寻获的缺陷,它包含了机器学习算法的缺陷检测。
其他人也正在开发新的optical-based系统。“我们很快就会推出一个新产品为高速亚微米检验和新技术为多层结构,噪声抑制“达蒙蔡说,检验产品管理主管。
这些新工具还将解决下一代技术如铜混合成键。一些铸造厂开发这个高级包装。还在研发、混合粘结栈使用copper-to-copper互联和债券死了。它提供了更多的带宽较低的能力比现有的叠加和成键的方法。
“我们看到混合结合的发展,包括chip-to-wafer和薄片与I / O球3μm和下面。这需要亚微米缺陷敏感性,< 10μm TSV CD覆盖控制测量,< 10μm凹凸高度3 d检查。”蔡说。
今天的先进的包的复杂性需要其他检测技术工具类型。例如,光学快速工具,用于发现表面缺陷,但他们通常无法看到埋结构。
这就是适合x射线检查。这种技术可以看到埋结构高分辨率。在这个市场,一些供应商增加新的x射线检查工具包装。
x射线的缺点是速度。尽管如此,x射线和光学是互补和包装所使用的都是房子。
为了加快x射线过程,SVXR已经开发了一个自动化系统基于高分辨率x射线检查(HR-AXI)技术。该系统是针对快速在线检查包装。它还利用机器学习的缺陷检测。
“x光可以看到通过金属。一个光学工具只能看到通过电介质或绝缘基板。如果你想看两块金属之间的空隙,或轻微的分层界面,光学工具是有限的,”布伦南皮特森说,SVXR策略主管。“从根本上说,我们可以看到金属真正缺陷发生。事情债券接口。他们不债券在电介质的状态。这是基本的x射线具有优势。你可以看到重要的连接。然后您可以使用这些数据来做得更好。”
还有其他问题。例如,先进的包有很多疙瘩难以发现的埋焊点。对于这个应用程序,一个快速的x射线检查工具是理想的。
与此同时,一些正在开发不同的检测设备来应对各种挑战。“先进包装包括各种配置的单个或多个芯片,插入器,倒装芯片和基板,”Tim Skunes说,研发副总裁CyberOptics。“他们通常依赖于某种形式的碰撞使垂直这些组件之间的连接。肿块可能焊料球,铜柱或microbumps,包内横向连接是由分配线。这些包括特征尺寸从100年10µmµm。先进的包装工艺和他们创造的功能变得更小、更复杂,需要有效的过程控制增加了。这需要的是放大了这些过程而不是使用昂贵的死,使失败的代价非常高。”
为此,CyberOptics开发了一个基于相移轮廓测定法检验/计量单位。CyberOptics”技术,称为Multi-Reflection抑制(夫人),提供2 d和3 d检查凹凸高度,共面,直径和形状。夫人技术旨在抑制错误造成的虚假的多次反射的闪亮和镜面表面包。
除此之外,地形、阶梯高度、粗糙度、层厚度等参数可能需要先进的包。“先进包装生产过程创造了一系列新的测量。例如,晶片弓和翘曲测量叠加后,肿块共面和tsv测量只是几个例子。帮助降低生产总成本的先进包装,混合计量已经成为必不可少的同时通过执行多个测量和检查来提高生产率,”Thomas说薯条,总经理形状因子的FRT单元,三维表面测量工具的供应商。
结论
如果这还不够,包可能需要更多的检查过程中,如新死分拣设备。这些系统使用先进的光学和红外检测,执行检查和死后排序wafer-level包测试和丁。
尽管如此,先进的包装已成定局,变得越来越重要。Chiplets也是一个技术来观察。都可能会改变格局。
”有一个加速这些技术的采用,实际上比我们预期的更快。我们预计明年的这个继续,“心理契约”说。
有关的故事
|
|
|
|
|
|
|
|
|
|
留下一个回复