技术论文题为“怪兽:硬件加速RTL与静态Bulk-Synchronous并行仿真”由欧洲研究人员发表谢里夫大学、东京大学和印度理工学院。
文摘
“摩尔定律的消亡和Dennard比例恢复兴趣专业的计算机体系结构和加速器。验证和测试硬件的依赖在cycle-accurate模拟register-transfer-level (RTL)设计。最快的软件RTL模拟器可以模拟设计1 - 1000 kHz,即。,超过三个数量级低于硬件。模拟器可以提高设计师的生产率提高了加速设计迭代和允许更详尽的探索。一种可能性是利用低级并行,RTL表示相当精密的并发性。不幸的是,先进的RTL模拟器通常执行以来最好的一个核心现代处理器不能有效利用的细粒度并行性。这项工作给怪兽:加速RTL设计的并行计算机模拟。怪兽使用一个静态bulk-synchronous并行执行模型(BSP)消除精密同步开销。它完全依赖于编译器安排资源和通信,它是可行的因为RTL代码包含几个不同的执行路径。与静态调度、通信和同步不再产生运行时开销,使精密并行实用。 Moreover, static scheduling dramatically simplifies processor implementation, significantly increasing the number of cores that fit on a chip. Our 225-core FPGA implementation running at 475 MHz outperforms a state-of-the-art RTL simulator running on desktop and server computers in 8 out of 9 benchmarks.”
找到这里的技术论文。2023年3月(最新version-preprint)发表。
Emami、Mahyar Sahand沙尼Kamahori圭佑,穆罕默德Sepehr Pourghannad, Ritik Raj,和詹姆斯·r·Larus。“怪兽:硬件加速RTL与静态Bulk-Synchronous并行仿真。“arXiv预印本arXiv: 2301.09413 (2023)。
IBM GlobalFoundries起诉;欧盟的47美元b芯片计划;中国芯片产出下降;空间打造开放我们设施;首先LPDDR闪存;可变形的纳米电子设备;桌面三维x光显微镜。
留下一个回复