标签:并行性

提高性能和简化与XY记忆编码的隐式并行性
通过Synopsys对此- 08年3月,2022 -评论:0

指令级并行性(独立)是指设计技术使一个以上的RISC指令同时执行同样的指令,从而提高处理器性能增加的工作量在给定时间间隔内完成,从而增加了吞吐量。这种并行性可以明确,每个额外的指令明确教诲的一部分……»阅读更多

人工智能系统的内存访问
通过埃德·斯珀林- 7月27日,2020 -评论:0

内存访问是人工智能系统设计中一个重要的考虑因素。战略营销经理罗恩·洛曼IP Synopsys对此,谈到记忆如何影响整体功耗,为什么分区芯片和芯片外的关键性能和权力,以及这如何改变从云到边缘。»阅读更多

仿真:平行或回家
通过Taruna Reddy- 2月27日,2020 -评论:0

尽管辅以其他有价值的技术,功能仿真的核心仍然是半导体验证。每个芯片项目仍然发展testbench,通常符合通用验证方法(UVM),和一个大型测试套件。Constrained-random刺激一代已经在很大程度上取代了手工测试,但以牺牲更多的模拟时间。…»阅读更多

对系统分区划分
通过布莱恩•贝利1月30日,2020 -评论:0

构建一个最优的实现一个系统使用功能描述一直是行业的目标很长一段时间,但它已经被证明是比听起来更加困难。总的想法是采取软件运行在一个处理器和使用各种类型的替代硬件来提高性能。可以指定性能的各种方法和针对特定品……»阅读更多

橡皮:可重构体系结构并行模式(斯坦福大学)
通过技术论文链接1月- 16,2020 -评论:0

来源:斯坦福大学斯坦福大学发展橡皮泥,它允许并行模式来重新配置。“抽象可重构体系结构近年来流行,因为它们允许节能加速器的设计。精密面料(例如fpga)历来遭受由于位性能和功率效率低下……»阅读更多

系统设计还需要抽象吗?
通过弗兰克Schirrmeister- 10月24日,2019 -评论:0

大约15年前,在EDA行业假设是系统设计将是不可避免的。从门电路级设计过渡到一个新的入口点在寄存器传输级(RTL)似乎成为well-adopted合成完整的逻辑。下一步似乎是显而易见的:高级合成(HLS)和基于事务的发展超出RTL-also在…»阅读更多

处理模拟的周转时间瓶颈VCS细粒度的并行性
通过Synopsys对此- 3月27日,2019 -评论:0

不停增长的设计规模和复杂性使其比以往任何时候都更加困难为验证团队跟上项目的要求和产品的目标。根据Synopsys对此用户调查,2017年全球“验证时间比计划”是tapeout顶部原因延迟,和“模拟运行时性能”是挑战验证。自回归测试将…»阅读更多

驯服的并发
通过布莱恩•贝利1月17日,2019 -评论:2

并发性增加了复杂性的行业缺乏适当的工具,问题已发展到的错误可以潜入设计没有简单和一致的方式来检测他们。在过去,当芯片在本质上是一个管道,这不是一个问题。事实上,早期的拓荒者EDA创建了一个合适的语言来描述,包含必要的并发性……»阅读更多

芯片行业在快速转型
通过埃德·斯珀林- 09年1月,2019 -评论:0

导师退休的首席执行官沃利莱茵西门子业务,坐下来与半导体工程谈论全球经济,AI,越来越强调定制,以及安全的影响和更高的抽象级别。以下是摘录的谈话。SE:你看到最大的变化发生在芯片行业吗?莱茵:2018年对于工厂来说是一个热…»阅读更多

英特尔的下一步行动
通过埃德·斯珀林9月- 11,2018 -评论:0

Gadi歌手,英特尔副总裁和总经理的人工智能产品组,坐下来与半导体工程谈论英特尔的深度学习,为什么公司的愿景是远远超出了x86体系结构和单芯片的解决方案。SE:改变处理器的一面是什么?歌手:最大的变化是增加了深度学习和神经不…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu