当你不能指望更快的处理器来提高模拟性能。
尽管辅以其他有价值的技术,功能仿真的核心仍然是半导体验证。每个芯片项目仍然发展testbench,通常符合通用验证方法(UVM),和一个大型测试套件。Constrained-random刺激一代已经在很大程度上取代了手工测试,但以牺牲更多的模拟时间。调查Synopsys对此近年来一直显示“验证花了比预期更长的时间”的原因推迟tape-out和“模拟运行时性能”减少验证时间的最大挑战之一。多年来,用户可以依靠更快的处理器来提高模拟性能。他们不能指望这了,由于深亚微米效果,摩尔定律的弱化和慢采用新流程的节点。
因为需求更多的速度有增无减,大多数芯片厂商转向并行而不是更快的时钟速度来提高性能。在过去的十年,在高端处理器核心的数量已经从几到几十甚至上百人。一个操作系统可以很容易地在这些核心上运行并行独立任务,但这没有加速给定应用程序。单个作业如模拟只能运行在多个处理器架构和编码的并行性。这必须巧妙地完成;简单地打破了芯片设计成大块的并行模拟这些碎片导致负载不平衡和通信开销,防止任何性能。更不用说开销如果并行引擎不是本地的,这不是风投的情况。在风投单引擎对串行和并行模拟。许多应用程序需要细粒度的并行性,这打破了计划到许多小的任务,使用共享内存进行通信系统中常见的多核处理器。
Synopsys对此已经完全模拟成一个新一代的细粒度并行性(FGP)特性的风险投资功能验证的解决方案。FGP技术旨在充分利用可用的资源在x86服务器上通过分解设计模型被验证为大规模并行微观任务和事件。这种优化仿真性能为目标处理器体系结构在任务调度方面,负载平衡、缓存和内存使用效率。这种技术有足够的灵活性,可以适应多核处理器和新兴一代的许多核心处理器。这种灵活性的一个重要方面是启用FGP当设计编译,但是核心的数量(和并行任务)在运行时指定。因此,没有必要为每一个可能的处理器编译配置的模拟运行。
图1:风投支持多种处理器设计。
风投的FGP技术突破的结果在模拟性能。加快速度最慢的测试在一个回归测试套件可以大大减少周转时间(乙),加快整个验证过程并最终tapeout减少时间。VCS FGP可以加快长期以来对RTL设计测试3 - 5倍,10倍,门电路级模拟。模拟的加速可以更大的适当时机(DFT)扫描等功能。这些性能收益风险投资曾被观察到在实际项目,这些项目涵盖范围广泛的应用程序结束。然而,某些类型的设计比其他人更从FGP受益。这项技术是最有可能是有效的:
另一方面,某些类型的模拟提供了更少的机会通过并行加速。当testbench主导运行时或者当有一个高水平的交流通过照明灯具/ DPI其他进程,FGP影响有限。意料之中的是,交互仿真工作和短的测试还少受益。另一个因素影响加速的信息量是抛弃了从模拟用于调试目的。一般来说,细节倾倒越多,性能越低。风投公司改善调试通过倾销影响模拟性能并行FSDB文件的数据库信息。通过使用多个核心转储数据,减少的影响,许多核心的和更好的利用现代处理器。
图2:并行长期测试减少模拟时间。
还有其他因素,可能会减缓模拟,与风投包括Simprofile、多功能工具来识别性能瓶颈。它能够识别,仿真时间是如何被使用,下一行的粒度设计或testbench代码。用户可以加快单核和FGP模拟运行,如果他们可以减少最耗时的结构的影响。目标是运行回归套件更快,减少周转时间验证的新代码和错误修复和磁带。FGP和风险投资使这一切成为可能的其他高级功能最大化的使用今天的多核和许多核心处理器。新一代的模拟已经到来。
有关更多信息,请下载“风投细粒度并行仿真性能技术”白皮书。
|
|
|
|
|
|
|
|
|
|
留下一个回复