idm利用芯片模型，其他人仍在研究。
芯片模型继续在市场上获得吸引力，但仍存在一些挑战，使该技术获得更广泛的支持。
AMD、英特尔(Intel)、台积电(TSMC)、Marvell和其他一些公司已经开发或演示了使用英特尔芯片的设备chiplets这是开发先进设计的另一种方法。然而，除此之外，由于生态系统问题、缺乏标准和其他因素，芯片的采用在行业中受到限制。目前正在努力解决这些问题。在幕后，有几家铸造厂OSATs我们正在将这些碎片摆放到位，以帮助有小纸片的客户。
使用芯片，目标是通过将预先开发的模具集成到IC封装中来减少产品开发时间和成本。因此，芯片制造商可能在库中有一份模块化芯片(或小芯片)的菜单。小芯片在不同的节点上可以有不同的功能。客户可以混合和匹配这些芯片，并使用模对模互连方案将它们连接起来。
这并不是一个新概念。多年来，有几家公司推出了类似芯片的设计，但这种模式开始如滚雪球般发展，这是有原因的。对于高级设计，业界通常会开发一个系统级芯片(SoC)，在每个节点上缩小不同的功能，并将它们打包到一个单片芯片上。但是这种方法在每个节点上都变得更加复杂和昂贵。
虽然有些人将继续走这条路，但许多人正在寻找替代方案。开发系统级设计的另一种方法是在高级封装中组装复杂的模具。小芯片是将这种方法模块化的一种方式。
“我们还处于早期阶段。英特尔和我们的竞争对手的越来越多的产品将反映这种方法的发展。每个主要的铸造厂都有一个技术路线图，以提高互连密度2.5 d而且3 d英特尔工艺与产品集成总监拉穆恩•纳吉塞蒂表示。“在未来几年，我们将看到它扩展到2.5D和3D类型的实现。我们将看到它扩展到逻辑和内存堆叠，以及逻辑和逻辑堆叠。”
英特尔和其他一些公司拥有开发这些产品的技术，但许多公司并不具备所有这些技术。因此，他们需要定位这些技术，并找到整合这些技术的方法，这就带来了一些挑战。其中包括:
克服所有这些挑战的工作正在进行中，随着时间的推移，芯片模型将会扩展。它不会取代传统的soc，但没有一种技术可以满足所有需求，因此有多种架构的空间。许多人永远不会生出小芯片。
Chiplet应用程序和挑战
几十年来，芯片制造商每18到24个月就会推出一项新的工艺技术。在这种节奏下，供应商推出了基于最新工艺的新芯片，以更低的成本实现了更大的晶体管密度。
这个公式从16nm/14nm节点开始被打破。突然之间，IC设计和制造成本飙升，从那时起，一个完全扩展的节点的节奏已经从18个月延长到2.5年或更长时间。当然，并非所有芯片都需要高级节点。并不是现在放在同一个骰子上的所有东西都能从缩放中受益。
这就是小芯片适用的地方。一个更大的芯片可以分解成更小的碎片，并根据需要进行混合和匹配。小芯片可能比单片芯片成本更低，产量更高。
小花冠不是包装类型的。它是打包体系结构的一部分。通过芯片，模具可以集成到现有的封装类型中，例如2.5D/3D，扇出或multi-chip模块(反水雷舰)。有些公司可能会使用芯片开发全新的架构。
所有这些都取决于需求。“这是一种架构方法。联华电子．“它正在优化所需任务的硅解决方案。它还优化了经济解决方案。所有这些都有性能方面的考虑，无论是速度、热量还是功率。这也有成本因素，这取决于你采取什么方法。”
这里有不同的方法。例如，通过使用一种名为fooveros的芯片方法，英特尔去年推出了3D CPU平台。它将一个10nm处理器核心和四个22nm处理器核心组合在一个封装中。
图1:使用英特尔bridge和fooveros技术的2.5D和3D技术。来源:英特尔
AMD、Marvell和其他公司也开发了类似芯片的产品。一般来说，这些设计的目标是与当今2.5D封装技术相同的应用，例如人工智能和其他数据密集型工作负载。逻辑/记忆在一个插入器可能是目前最常见的实现，”英特尔的Nagisetty说。“在需要大量内存的高性能产品中，你将看到基于芯片的方法。”
但小芯片不会主宰整个市场。Nagisetty说:“设备的类型和数量都在不断增加。”“我不认为所有产品都将采用基于芯片的方法。在某些情况下，单片模具将是成本最低的选择。但对于高性能产品，可以肯定地说，芯片方法将成为标准，如果现在还没有的话。”
英特尔和其他公司已经具备了开发这些设计的条件。一般来说，开发基于芯片的产品需要已知良好的模具、EDA工具、模对模互连技术和制造策略。
“如果你看看现在谁在做基于芯片的设计，他们往往是垂直整合的公司。他们所有的部件都是内部生产的。日月光半导体．“如果你要把几块硅拼接在一起，你需要有关于每个芯片、它们的架构以及这些芯片上的物理和逻辑接口的大量详细信息。你需要有EDA工具，允许不同芯片的协同设计捆绑在一起。”
并不是所有的公司内部都有这些部件。有些衣服可以买到，有些还没准备好。挑战在于找到必要的部分并整合它们，这将花费时间和资源。
“小芯片似乎是目前最热门的话题。主要原因是因为边缘所需的应用程序和架构的多样性，”的首席营销官斯科特克罗格说Veeco．“如果使用得当，Chiplets可以帮助解决这个问题。在这方面还有很多工作要做。现在的问题是，如何才能将所有这些不同类型的设备整合为一体。”
那么从哪里开始呢?对许多人来说，设计服务公司、铸造厂和osat是可能的起点。一些晶圆代工厂不仅为他人生产芯片，还提供各种封装服务。osat提供包装/装配服务。
一些人已经在为花絮时代做准备。例如，台积电正在开发一种名为“集成芯片系统”(SoIC)的技术，可以为客户使用芯片实现类似3d的设计。台积电也有自己的“Lipincon”芯片互连技术。
其他代工厂和osat提供各种先进的封装类型，但他们没有开发自己的模对模互连方案。相反，铸造厂和osat正在与各种组织合作，开发第三方互连方案。这项工作仍在进行中。
互联是至关重要的。一个die-to-die互连连接一个封装中的一个die和另一个die。每个模具由一个具有物理接口的IP块组成。一个具有公共接口的模具可以通过短线与另一个模具通信。
许多公司开发了具有专有接口的互连设备，这意味着它们被用于公司自己的设备。但是为了扩大芯片的应用范围，该行业需要使用开放接口进行互连，使不同的芯片能够相互通信。
日月光半导体的Bergman表示:“如果业界希望建立一个支持基于芯片的集成的生态系统，那就意味着不同的公司将不得不开始彼此共享芯片IP。”“这些都是传统上不做的事情。这是一个障碍。有一种方法可以克服。这些设备没有共享所有的芯片IP，而是实现了一个集成的标准接口。”
在这方面，该行业正在向动态随机存取记忆体业务。DRAM制造商使用标准接口DDR来连接系统中的芯片。“(使用这个接口)我不需要知道内存设备设计本身的细节。我只需要知道接口是什么样的，以及我需要如何连接到我的芯片，”伯格曼说。“当你开始谈论小芯片时，情况也是如此。我们的想法是降低IP共享的障碍，就是说，‘让我们朝着一些公共接口前进，这样我就知道我的芯片和你的芯片的边缘需要以一种模块化的、乐高式的方式连接在一起。’”
查找标准接口
好消息是，公司和组织正在开发开放的模对模互连/接口技术。这些技术包括AIB、BoW、OpenHBI和XRS。每一种都处于不同的发展阶段。没有一种技术可以满足所有的需求，因此有多种方案的空间。
由英特尔开发的高级接口总线(AIB)是一种在芯片之间传输数据的模对模接口方案。有两个版本。AIB Base是“轻量级实现”，而AIB Plus是为更高的速度而设计的。
AIB没有指定最大时钟速率，最小时钟速率非常低(50MHz)。AIB在高带宽方面表现出色，每条线的典型数据速率为每秒2G，”英特尔(Intel)研究科学家戴维•克莱特(David Kehlet)在一份白皮书中表示。英特尔还拥有一个小型的商业代工业务，以及一个重要的内部封装部门。
与此同时，光互联论坛正在开发一种名为CEI-112G-XSR的技术。XSR支持每车道112Gbps的模对模连接，适用于超短距离应用程序。XSR连接MCMs中的芯片和光引擎。应用包括人工智能和网络。XSR标准的最终版本预计将在年底发布。
在另一项单独的工作中，开放领域特定架构(ODSA)小组正在定义另外两个模对模接口——束线(BoW)和OpenHBI。BoW支持常规和高级软件包。Marvell网络/汽车业务首席技术官Ramin Farjad在最近的一次演讲中表示:“最初的目标是开发一种通用的模对模接口，可以适用于各种各样的包装解决方案。”
目前仍处于研发阶段的BoW有两种类型，即终止型和未终止型。BoW的芯片边缘吞吐量为0.1Tbps/mm(简单接口)或1Tbps/mm(高级接口)，电源效率<1.0pJ/bit。
同时，OpenHBI是由Xilinx提出的一种模对模互连/接口技术高带宽内存(HBM)。HBM本身用于高端封装。在HBM中，DRAM芯片是堆叠的，可以在系统中提供更多的内存带宽。物理层接口在DRAM堆栈和封装中的SoC之间路由信号。接口基于JEDEC标准。
OpenHBI是一个类似的概念。不同之处在于接口提供了包中一个芯片到另一个芯片的链接。它支持中间体，扇出和细间距有机基材。
Xilinx的首席架构师Kenneth Ma在最近的一次演示中表示:“我们正试图利用一个经过验证的JEDEC HBM标准。“我们正试图利用现有的和经过验证的PHY技术。我们可以进一步优化它们。”
OpenHBI规范具有4Gbps的数据速率，10ns的延迟和0.7-1.0pJ/bit的电源效率。总带宽为4096gbps。草案将在年底前敲定。下一个版本被称为OpenHBI3，也在研发中。它要求6.4Gbps和10Gbps数据速率，延迟<3.6ns。
最终，客户将有几个模对模互连/接口选项可供选择，但这并不能解决所有问题。“来自不同公司的芯片的互操作性仍处于起步阶段。互操作性方面确实存在挑战。这就是为什么你还没有看到很多可互操作的芯片。”“另一个方面是商业模式。你如何管理风险当你从一家初创公司获得小芯片时?例如，如果这些零件在包装完毕后或在现场就可能失效，那么在风险管理方面的商业模式是什么。供应链管理非常复杂。这需要供应链达到一个全新的复杂水平。”
考虑到这些问题，一些客户可能认为从长远来看，小芯片不值得这么麻烦。相反，客户最终可能会使用OSAT或代工厂开发更传统的高级包。Amkor研发副总裁Ron Huemoeller表示:“许多包装行业最终可能会效仿我们的做法，因为它在包装重新整合方面更加简单。”
他说:“一种不折不扣的巴士类型通常是由我们的客户定义的，而不是由Amkor或OSAT规定的。可用的接口如AIB和Bunch of Wires (BoW)是正在努力为模对模接口提供通用规范的例子，从而有助于实现芯片市场的整体发展。使用开放标准还是保留专有接口始终是客户的选择。目前，我们在客户群体中看到了两种方法的混合。”值得注意的是，die-to-die接口跨越了两大类，从单端宽总线(如HBM数据总线)到物理线路很少但线路速度更高的串行接口。在所有情况下都要考虑的性能权衡是延迟、功率和物理线路数量，这些都会影响包的选择。从封装的角度来看，总线类型和物理线路密度将决定选择哪种封装解决方案。通常，(1)具有更高线密度的模块类型(2.5D或基板上的高密度扇出)，或(2)经典高密度封装基板上的MCMs。”
设计问题
为了解决这些问题，ODSA正在开发一个被称为chiplet Design Exchange (CDX)的chiplet市场。“CDX旨在为保密的安全信息交换建立开放格式。它还将有参考工作流程，演示原型的信息流，”OSDA子项目负责人Bapi Vinnakota说。“CDX有广泛的公司参与，包括EDA供应商、osat、设计服务公司、芯片供应商和分销商。CDX开展了芯片功率估计和测试的研究。它正在建立一个芯片目录，并将开发一个包装原型。”
CDX的时间尚不清楚。同时，客户需要EDA工具来设计支持芯片的产品。这些工具可用于先进的封装和芯片技术。然而，还是有一些差距。
对于小芯片，它需要一种协同设计方法。“转向基于分解芯片的设计方法需要IC、封装和电路板领域的功能，”英特尔产品管理集团总监John Park说节奏．“过渡到基于芯片的方法给芯片设计师和封装设计师带来了新的挑战。对于封装设计人员来说，硅衬底的布局和验证提出了新的挑战。对于IC设计师来说，布局、原理图和智能金属平衡等要求很常见，但对许多封装设计师来说，这些都是新概念。”
幸运的是，EDA供应商提供了跨平台工具。即便如此，仍有几个挑战。Park说:“例如，当从设计单个设备转向设计和/或与多个设备集成时，定义和管理顶级连接的需求变得至关重要。”“测试是在3D堆栈中设计多个芯片时发生重大变化的另一个领域。例如，如何测试堆栈顶部可能与外部世界没有任何连接的芯片?”
还有其他问题。“为了实现良好的规模经济，你希望芯片可以很容易地在许多不同的包中重复使用，”ibm的产品管理总监John Ferguson说Mentor是西门子旗下的企业．这样做需要一些严格的文档，并遵守商定的标准，无论是行业范围的、流程范围的，还是公司范围的。没有它，每一个设计都将继续是耗时、繁琐和昂贵的定制项目。”
然而，还有一些差距。例如，对ODSA的BoW和OpenHBI接口的设计支持很少。作为回应，ODSA正在开发参考设计和工作流程。
为ODSA的工作开发设计支持似乎不是问题。Ferguson说:“对于物理验证，似乎没有任何重大困难，甚至工具也没有任何改进。”“随着需求和标准的确定，这将是一个简单的问题，将它们作为规则约束实现为典型的刚果民主共和国或者LVS甲板。”
使chiplets
与此同时，在设计完成后，芯片在晶圆厂的晶圆上进行加工。然后晶圆进行测试步骤。测试单元格由自动化测试设备(ATE)、探针和探针卡，探针卡上有为晶圆设计的定制图案的细针。
探头取一块晶圆，并把它放在一个卡盘上。它将探针卡与芯片上的线键合垫或微小凸起对齐。ATE对模具进行电气测试。
“测试和探测小芯片存在重大的技术和成本挑战，”公司高级副总裁Amy Leong说形状因子．“一个新的技术挑战是显著降低包装凹凸间距和尺寸。微凸点最小可达25μm或以下。此外，微凹凸图案的密度是等效单片设备的2到4倍。因此，探测300mm晶圆上如此小的特征所需的瞄准精度相当于在足球场上定位大头针的头部。”
测试每个微bump通常成本高昂且不切实际。“成本的挑战是如何智能地执行KGD，并以合理的成本提供足够好的测试覆盖率。为测试而设计、内置自测或测试流程优化是实现经济可行的测试策略的重要工具。”
最后，薯条被切成丁。在封装中，模具通过微凸点堆叠和连接。Microbumps提供了不同芯片之间的小而快速的电气连接。
模具使用晶圆键合机进行键合，这是一个缓慢的过程，有一些限制。最先进的微凸点的间距为40μm。使用当今的粘结剂，该行业可以将凹凸间距调整到10μm或接近20μm。
那么，该行业需要一种新的技术，即铜杂化键合。为此，芯片或晶圆使用介电-介电键结合，然后是金属-金属连接。对于芯片堆叠来说，混合键合具有挑战性，这就是为什么它仍处于研发阶段。
还有另一个问题。在多模封装中，一个坏模可能导致整个封装的失败。“晶片方法或各种异构集成方法都涉及复杂性，这推动了对高产量和长期可靠性的有效检测的需求，”ibm的工程经理John Hoffman说CyberOptics．
结论
显然，芯片模型提出了一些挑战。尽管如此，这项技术还是需要的。使用芯片缩放技术，单片模具将继续存在。但很少有公司能在高级节点上负担得起。
因此，油气行业需要不同的选择，而传统的解决方案有时无法解决这些问题。小芯片提供了一系列可能性和潜在的解决方案。
有关的故事
|
|
|
|
|
|
|
|
|
|
30年来，KGD一直是多芯片(链环)模块的主要问题，直到您可以测试并将裸链环烧制到封装设备的程度，产量成本才能消除任何节省。
早在20世纪80年代，我们就遇到了这些问题，但由于晶圆制造商不愿为芯片数量/晶圆牺牲通道空间，我们无法克服这些问题。