标签:SoIC

3 d-ic可靠性降低和增加温度
通过安Mutschler12月- 14,2022 -评论:0

3 d-ic设计的可靠性取决于工程团队的能力来控制热量,可以显著降低性能和加速电路老化。而热以来一直在半导体设计问题至少28 nm,它更具有挑战性的处理3 d包内部,电迁移可以扩散到多个芯片在多个层面上。“是…»阅读更多

混合键进入快车道
通过劳拉·彼得斯- 7月21日,2022 -评论:1

行业对I / O的佳酿密度和更快的芯片之间的联系,尤其是逻辑和高速缓冲存储器,正在改变系统设计,包括3 d结构,和混合动力方程结合已成为一个重要的组成部分。混合粘结涉及die-to-wafer或薄片连接铜垫携带电源和信号和周围diele……»阅读更多

下一代3 d芯片/包装竞赛开始了
通过马克LaPedus——1月31日,2022 -评论:5

芯片的第一波冲击市场使用一种称为混合动力的技术结合,为一个新的竞争时代的3 d - base芯片产品和先进的包。AMD是第一个供应商推出芯片使用铜混合成键,一个先进的die-stacking类3 d设备和技术,使新一代包。混合粘结栈和连接芯片强……»阅读更多

取得成功在汽车引线框架包
通过约翰Nickelsen11月- 22,2021 -评论:0

半导体的发展内容在汽车应用程序已经加速。这种增长驱动半导体封装在所有地区的所有家庭。经济增长发生在最新的先进,laminate-based包使用倒装芯片互连以及古老的引线框架包使用wirebond互连。汽车市场消费微机电系统……»阅读更多

肿块与混合结合先进的包装
通过马克LaPedus——6月23日,2021 -评论:3

先进的包装继续获得蒸汽,但现在客户必须决定是否设计他们的下一个高端包使用现有的互连方案或转移到下一代,人口密度较高的技术称为铜混合成键。决定远非如此简单,在某些情况下可以使用这两种技术。每种技术在下一代先进pac添加新功能…»阅读更多

推进三维集成
通过保罗McLellan- 10,2021 -评论:0

杰瑞Tzou最近介绍3 d织物技术都是摩尔多。台积电等专业技术RF和eNVM,但这是一个通用的基础技术超大型数据中心,移动,和人工智能。杰里开始使用chiplets的动机和异构集成芯片。你可以看到在下图左边死于节点…»阅读更多

新的架构,更快的芯片
通过艾德·斯珀林和安Mutschler——8月31日,2020 -评论:0

芯片产业取得进展在多个物理维度和多个架构方法,为巨大的性能增加基于更模块化和异构设计,新的高级包装选项,继续扩展数字逻辑至少两个流程节点。大量的这些变化已经在最近的会议上讨论。我…»阅读更多

下一个先进的包
通过马克LaPedus- 18,2020 -评论:4

包装房子准备他们的下一代先进IC方案,对新的和创新的系统级芯片设计铺平了道路。这些包包含新版本的2.5 d / 3 d技术,chiplets、扇出甚至圆片规模的包装。一个给定的包类型可能包括几种变体。例如,供应商正在开发新的扇出包使用晶圆和面板。一个是……»阅读更多

Chiplets的好的和坏的
通过马克LaPedus——5月27日,2020 -评论:1

chiplet模型继续在市场上获得牵引力,但仍存在一些挑战,使更广泛的技术支持。AMD、英特尔、台积电,马维尔和其他几个人已经开发出使用chiplets或演示设备,这是另一种开发一种先进的设计方法。然而,除此之外,采用业内chiplets是有限的,由于生态系统issu……»阅读更多

制造业:5月26日
通过马克LaPedus——5月26日,2020 -评论:0

7-level nanosheets 2020年座谈会在VLSI技术&电路将举行首次作为虚拟会议。6月15日至18日举行的活动,围绕的主题是“未来40年的VLSI无处不在的智慧。”事件的报纸包括先进nanosheet晶体管、3 d堆叠存储设备,甚至人为的虹膜。在…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu