中文 英语

晶片动量上升

随着SoC扩展成本的持续上升,公司和组织竞相定义接口和标准。

受欢迎程度

芯片模型正在成为开发单片专用集成电路设计的替代方案,单片专用集成电路设计在每个节点上变得越来越复杂和昂贵。

包括AMD、英特尔(Intel)和台积电(TSMC)在内的几家公司和行业组织都在支持芯片模式。此外,美国国防部还有一项新的倡议。其目标是通过将预开发和预测试的芯片集成在一个包中,加快上市时间并降低成本。问题是没有标准和一些令人困惑的选项,包括一些专有的方法。

在芯片模型中,芯片制造商可能有一个模块化的模具菜单,或者chiplets在图书馆。这些芯片可以具有不同的功能,并且可以在不同的流程节点上开发。但由于它们是在一个封装或系统中,而不是在一个单一的芯片上,客户可以混合和匹配这些芯片,并使用模对模互连方案将它们连接起来。

相比之下,传统的IC扩展设计方法依赖于在每个节点上缩小不同的芯片功能,并将它们封装到一个单片芯片上。但对许多人来说,IC扩展变得过于昂贵,而且每个节点的性能和功耗效益都在下降。

虽然扩大规模仍然是新设计的一个选择,但许多人正在寻找替代方案。获得扩展好处的一种方法是在一个高级包中集成异构芯片。小芯片是异构集成的另一种形式。

小芯片并不是什么新鲜事。多年来,业界一直在谈论这个想法,有些人已经开发出了产品。不过,2019年,AMD、英特尔和台积电等几家行业巨头通过推出基于这一概念的处理器或技术,推动了这一技术的发展,甚至提高了可信度。

并不是所有的设计都朝着小芯片的方向发展,也不是所有的应用都需要小芯片。传统的包装将继续占据主导地位。但是随着更多的公告的发布,小芯片在一些特定的应用程序中获得了越来越多的动力。“我们正处于芯片新时代的开端,”TechSearch International总裁扬·瓦尔达曼(Jan Vardaman)说。英特尔宣布了一款将于2020年底上市的产品。也许接下来会有更多的公告。AMD正在推出一款使用有机衬底的芯片产品。”

以下是这一领域的一些发展:

  • AMD、英特尔(Intel)、台积电(TSMC)和其他公司今年已经推出或将推出基于芯片的新芯片设计和技术。
  • 国防部已经启动了一个新项目,这是DARPA芯片项目的后续。国防部项目将继续开发芯片。该公司还希望建立一个商业实体,为美国政府机构提供芯片技术能力。
  • 芯片行业希望为芯片开发一个标准的模对模互连/接口,但这不会很快实现。新的接口技术正在出现,其中包括一种源自高带宽内存(HBM)的技术,称为OpenHBI。


F搞笑。1: 96核6芯片设计

为什么chiplets ?
在大部分的课程中摩尔定律在美国,芯片制造商已经开发出一种新工艺,每18到24个月就能增加晶体管密度。因此,在每一代或每一个节点的过程中,设备制造商可以以更低的成本在一个芯片上塞进更多更小的晶体管。

这种芯片比例公式适用于许多IC供应商,直到2013年左右的16nm/14nm。当时,传统的平面晶体管碰壁,促使许多人迁移到finfet晶体管。芯片基于finFETs均较快,且电流漏失较低。但finfet也更昂贵,设计和研发成本也飙升。因此,一个完全扩展的节点的节奏已经从18个月延长到2.5年或更长时间。

今天,一些公司正在生产使用7纳米finfet的芯片,在研发中使用5纳米,但他们的设计和制造成本是天文数字。“在前沿节点上,有些芯片是巨大的。在某些情况下,十字线领域可能只能维持少量这样的芯片。在某些情况下,收益不是很好。联华电子

尽管如此,一些公司仍将继续在高级节点上开发芯片。但许多公司正在寻找替代品,包括先进的包装。先进的包装这也不是什么新鲜事。封装模具是改进设计的一种方法。但由于成本原因,高级包装主要用于利基市场。

尽管如此,随着高级节点的成本飙升,打包正在成为一种可行的选择和区别。“有一段时间,真正的系统定制发生在电路板组装阶段。公司业务发展高级副总裁Rich Rice说日月光半导体.“现在,你所看到的是,包装被定制到甚至从外面看起来都不一样的程度。许多人试图将越来越多的系统或子系统级功能集成到它们中。”

多年来,包装公司提供了几种不同的高级包装类型,如2.5D、3D和扇出。使用包类型的决定取决于需求。

扇出是一种选择。在扇出的一个例子中,一个DRAM芯片被堆叠在封装中的逻辑芯片上。

2.5 d时,模具被堆叠或并排放置在中间片上。该介体集成了硅通孔(tsv)。interposer作为芯片和电路板之间的桥梁,提供更多的I/ o和带宽。

HBM是3D的一个例子。在HBM中,DRAM芯片相互堆叠并使用连接tsv.还有其他的例子。

Chiplets是另一个选择。而不是把所有东西都塞在一个大的模具上,这个想法是将模具分解成更小的模具,并将它们集成到一个包中。模或小晶之间的距离更近,从而实现更低的延迟。这据说可以降低成本并提供更好的收益。

小花冠本身并不是一种包装类型。芯片可以集成在现有的封装类型中,如2.5D、3D和扇出。有些公司可能会使用芯片开发新的架构。

“这是一种建筑方法论。没有预先定义的芯片体系结构。芯片方法将根据特定产品的要求进行定制,”UMC的Ng解释道。“关键是如何组装和连接芯片。这里有很多考虑因素。”

现有的包不会因为小芯片而消失。今天先进的封装类型将仍然是可行的选择,连同芯片模型。吴恩达说:“我们看到人们对这两款手机都很感兴趣。”“我们已经看到了对我们的兴趣插入器解决方案。传统上,人们的兴趣一直集中在高端图形上。现在,我们看到人们对高性能企业解决方案越来越感兴趣。我们也看到了人们对非传统领域的兴趣。”

几家公司已经开发出使用芯片的多模设计,但开发这些产品面临一些挑战。

首先,市场上没有单一标准的模对模互连或接口解决方案。今天,至少有两种芯片模对模接口技术——英特尔的高级接口总线(AIB)和光互联论坛的CEI-112G-XSR方案。

此外,开放领域特定架构(ODSA)子组(一个行业组织)正在定义另外两个接口——束线(BoW)和OpenHBI。也有一些专有的解决方案。每种技术都有自己的优点,但目前还不清楚该行业是否会围绕一种标准团结起来。

"这方面的商业标准化将很困难," ASE的Rice表示。“它是否会成为一种广泛开放的商业模式还有待观察。这将很困难。”

这还不是小芯片的唯一问题。装配问题、设计工具支持、测试和产量都是这里面临的挑战。

谷歌的技术项目经理Preeti Chauhan在最近的MEPTEC活动上表示:“随着集成越来越多的模具,最大的挑战之一是已知的好模具策略。“我们采取了一种干预措施,并试图在此基础上添加一个功能良好的模具。然后我们试着把更多的中间层连接起来。我们如何确保这些堆栈是好的呢?当我们测试它时,它可能会因为一个特定的堆栈而失败。已知好的死亡将是非常关键的。”

小芯片还需要一个合理的过程控制策略。否则,收益率将受到影响。“无论是通过模对模互连组装在一个封装中的模块化芯片,还是在一个先进的封装中集成多个模具,确保有适当的检查和计量流程以确保产量是至关重要的,”该公司的工程经理John Hoffman表示CyberOptics

测试也是关键。“在异质集成系统中,由于单个芯片造成的复合材料良率下降的影响,在测试复杂性和覆盖范围方面为晶圆测试创造了新的性能要求。从测试的角度来看,使芯片成为主流技术取决于以合理的测试成本确保'足够好的芯片'形状因子.“晶圆级测试在芯片制造过程中起着关键而复杂的作用。以HBM为例。它可以早期识别有缺陷的DRAM和逻辑芯片,以便在复杂而昂贵的堆叠阶段之前将其移除。进一步测试堆叠后晶圆,确保完成堆叠的全部功能,然后再将它们切成独立的组件。因此,需要一种测试策略来平衡测试成本和未检测到的当量沉降的成本,从而将异构集成引入大批量生产。”

国防部chiplets
chiplet模型出现于2015年,当时迈威尔公司介绍了模块化芯片(MoChi)架构。使用Kandou的总线接口,MoChi用于Marvell自己的产品。

从那以后,有几家公司一直在开发基于芯片的设备。国防界也很感兴趣。

2017年,美国国防高级研究计划局(美国国防部高级研究计划局),隶属于美国国防部,推出了芯片项目,称为通用异构集成和IP重用策略(CHIPS)。

DARPA希望推动CHIPS项目的标准和新的生态系统,该项目仍在进行中。波音、Cadence、英特尔、洛克希德、美光、诺斯罗普·格鲁曼、Synopsys等公司都是CHIPS的一部分。英特尔将其AIB技术授权给了该集团。

国防部对芯片感兴趣有几个原因。长期以来,美国一直认识到芯片技术对美国的军事优势至关重要。

国防行业需要先进的芯片,但数量通常很低。因此,国防行业对代工厂的产能和定价几乎没有什么影响力。此外,最先进的芯片是由美国以外的代工厂生产的。但它更喜欢在国内采购芯片。

“国防部越来越难以获得定制的最先进的硅。现在这是一个非常昂贵的行业。在最先进的节点上定制asic可能需要数亿美元,”布雷特·汉密尔顿说,他是海军水面作战中心起重机分部(NSWC Crane)的可敬微电子学杰出科学家,该中心是海军实验室和海军海上系统司令部的现场活动。

对于国防部来说,芯片模型是一种以较低价格开发芯片架构的方法。“DARPA CHIPS项目是一个研究和开发项目,旨在进一步验证使用多个芯片进行异构集成和先进封装的概念,以实现国防部特定的应用。对国防部有吸引力的是,它使我们能够利用最先进的商业技术,如fpga、处理器和人工智能芯片。”

去年年底,国防部启动了一个新的CHIPS后续项目,称为SOTA异构集成原型(SHIP)项目。Hamilton是SHIP项目的主要技术负责人。

最近,NSWC起重机公司在SHIP项目中授予了多个合同,包括通用电气、英特尔、Keysight、诺斯罗普·格鲁曼、Qorvo和Xilinx。

与CHIPS一样,SHIP计划希望建立芯片接口标准,并实现从模块化IP块组装系统。

“SHIP正在利用DARPA芯片项目正在做的事情。他们是管道工。他们仍在继续,所以我们继续与他们密切合作,使已经在排队的产品成熟和过渡,”汉密尔顿说。“SHIP项目将更多地关注实际生产能力,以提高产量。CHIPS是一个很好的概念证明。现在我们需要建立这样的能力,为国防部提供支持。”

最终,该项目希望建立一个独立的商业实体,为美国政府机构提供使用该技术的渠道。汉密尔顿说:“我们设想SHIP是一种商业拥有和运营的能力。”“我不能透露具体的船舶表演者的状态,但其想法是,这是一种国防工业基地可以直接使用的可用能力,就像他们设计定制的专用集成电路一样。例如,如果你想设计一个专用集成电路(ASIC),你需要经过其中一家铸造厂。这将是一个类似的过程。”

独立的实体还将解决安全问题。他说:“现在,我们想要进入下一步,开发一个ITAR和安全制造设施,在那里我们可以为特定应用组装基于多个芯片的部件,以满足dod独特的要求。”

即使有了SHIP,国防界也可以继续使用美国和非美国的传统方法开发先进的设计。铸造厂。SHIP给了他们另一种选择。

商业小字,标准
芯片在商业市场上也在升温。例如,去年英特尔推出了fooveros,这是一种获取IP块并将其集成到类似3d架构中的方法。

利用这项技术,英特尔推出了一个3D CPU平台,代号为“Lakefield”。它将一个10nm处理器核心和四个22nm处理器核心组合在一个包中。

在研发方面,英特尔正在开发其他基于芯片的产品,包括GPU。英特尔工艺与产品集成总监拉穆恩·纳吉塞蒂(Ramune Nagisetty)说:“未来是大规模的专业化,采用先进的封装和可互操作的芯片。”“然后你有专门的节点来实现特定的功能,比如电源传输、内存,或者特定类型的加速器,比如gpu。”

AMD也推出了基于这一概念的多模处理器。AMD和英特尔都将继续在先进节点上开发芯片。当然,并不是所有的都需要高级节点或芯片。

与此同时,晶圆代工厂也在这一领域采取各种战略。例如,台积电正在研究一项名为“集成芯片系统”(SoIC)的技术。SoIC为在封装中集成具有不同工艺节点的较小芯片铺平了道路。

SoIC利用先进的芯片堆叠技术,使客户能够开发类似3d的架构。堆叠技术是通过晶圆键合完成的,它可以将两个晶圆键合在一起或将一个芯片键合到一个晶圆上。

GlobalFoundries, UMC和其他公司也在开发类似的晶圆键合技术,这有望成为一类新的芯片。

与此同时,在研发领域,乐体已经推出了一种基于芯片设计的主动插入器技术。在中间体上,乐提堆叠了6个芯片,共96个核。每个芯片都是基于28nm FD-SOI。Leti的Pascal Vivet表示:“基于芯片的生态系统将迅速部署在高性能计算和各种其他细分市场,例如用于汽车和其他行业的嵌入式高性能计算。”


图2:Leti的主动干涉器。来源:Leti

OSATs同时,也想以这样或那样的形式参与市场。扇出就是一个例子。“你不需要将其限制在一个带有扇出的骰子上。你既可以做异质集成,也可以做同质集成,你可以把芯片分开,然后把它们组合在一个扇出封装中,”日月光半导体高级工程总监约翰·亨特(John Hunt)说。

总之,业界已经证明了芯片模式是可行的。一般来说,目前使用芯片的产品都是基于专有的模对模互连/接口方案。较大的公司能够负担得起使用专有技术开发体系结构的费用。但大多数公司没有时间或资源走这条路,所以需要开放的、现成的解决方案。

这就是标准适用的地方。例如,ODSA正在推动芯片间开放的模对模互连/接口标准的开发。ODSA也在致力于芯片设计交流。理论上,所有这些都将使客户能够开发基于芯片的设计。

“我们的基本目标是创建一种机制,通过这种机制,您可以在混合和匹配来自多个供应商的芯片时创建产品。这在今天是不可能的。几乎所有的多芯片产品都是单一供应商的产品,”开放计算项目(OCP)内的ODSA子项目负责人Bapi Vinnakota说。

Vinnakota说:“当你有两个芯片时,如果你想让它们一起工作,你必须将它们物理连接起来,并且在它们之间需要一个逻辑接口。”“我们想同时定义物理和逻辑连接。”

不过,如今业界已经开发出了模对模接口方案,即AIB和XSR。英特尔开发了AIB。由OIF设计的通用电气I/O (CEI) 112G XSR (Extra Short Reach)接口可用于芯片和光引擎。

AIB和XSR可能并不适合所有应用程序。作为回应,ODSA定义了两种新的物理层(PHY)模对模接口——束线(BoW)和OpenHBI。去年,ODSA发布了0.7版本的BoW规范,0.9版本将于今年发布。Avera/Marvell、zGlue和其他公司正在制定规范。

“我们定义的第一个是a Bunch of Wires。这是我们如何使PHY尽可能易于设计的指导原则,同时仍然满足大量应用的密度要求,”Vinnakota说。

BoW是一个模对模并行接口,支持28nm到5nm的模具。BoW支持传统和先进的封装,包括低成本的有机基材和中间体。目标是为所有封装选项开发带宽为>100Gbps/mm的接口,为选定封装开发带宽为>1Tbps/mm的接口。能效目标为<1pJ/bit。

ODSA正在开发另一种接口规范——OpenHBI或用于芯片的开放高带宽互连。OpenHBI由Xilinx提出,它利用了HBM物理层规范。最初的技术被称为OpenHBI-2,基于HBM2/2e-PHY规范。它可以在中间层、扇出和细间距有机衬底上实现模对模互连。

OpenHBI-2要求2.4-3.2Gbps的链路速率,3mm的范围,以及1.2V下0.9pJ/bit的I/O。草案将在年底前敲定。下一个版本OpenHBI-3正在研发中。

结论
显然,芯片模型很有趣。它已经使一类新的设计成为可能。更多的计划正在进行中。

新理念为集成电路世界的增长提供了引擎。这是非常需要的,尤其是在传统芯片的成本飙升失控的情况下。

有关的故事

等待芯片接口

在小纸片上开始工作

下一代2.5D/3D包的竞争

先进包装的下一步是什么



留下回复


(注:此名称将公开显示)

Baidu