未来粉丝活动的挑战

扇出式晶圆封装市场正在升温。例如，在高端领域，几家封装公司正在开发新的扇出封装，这些封装可能会达到一个新的里程碑，达到或打破神奇的1微米线/空间障碍。但这项技术也带来了一些挑战，因为它可能需要更昂贵的工艺流程和光刻等设备。
图1:再分配层。来源:Lam Research

如今，油气行业正在开发各种规格和流量的扇出封装。一个常见的规范是重新分配层(RDLs)中的线条和空间特性。RDL由在模具上形成的一个或多个层组成，其中包含从一个位置重新分布到模具垫的铜金属连接线或迹线。线条和空间是指金属痕迹的宽度和它们之间的空间。

随着更复杂的芯片被集成到一个扇出中，它可能需要更多的层，更细的线条和空间。例如，今天的扇出封装范围从5µm线和空间(5-5µm)及以上2-2µm在工作中。在研发方面，一些人正在研究1-1微米及以下的高端扇出技术，包括能够支持的封装高带宽内存(HBM)。针对网络/服务器应用，2-2微米的扇出可能很快就会出现，1-1微米预计将在2020年左右出现。

据分析师称，Amkor、日半导体、台积电和其他公司正在开发直径约为1-1微米或更低的扇出封装。Yole Développement的分析师Jérôme Azémar表示:“在这样的线和空间上展开扇出，几家公司都处于研发阶段。”“到目前为止，路线图中的主要目标是2-2微米的标准RDL工艺。但是通过使用fabBEOL作为补充步骤，甚至可以达到1-1微米。”

Azémar指的是在晶圆厂的包装车间和后端生产线(BEOL)中都使用的工艺步骤。但也许扇出流中最大的变化涉及光刻技术用于封装RDL跟踪电路、过孔和其他结构的设备。对于1-1微米及以上的扇出，供应商必须切换波长并转向i线或365nm光刻工具，这一举动可能会增加成本和复杂性。

考虑到这些问题，对成本敏感的包装公司面临着一些艰难的决定。一方面，2-2微米及以下的扇出仅限于高端客户群。并不是所有客户都需要这些功能的扇出封装，因为5-5微米及以上适用于大多数应用。

那么，包装公司是否会进行必要的投资，以开发回报不确定的高端扇出产品，还是会暂缓投资，专注于更主流的技术?包装公司正在权衡几个方面的选择。在一个关键设备方面，他们正在认真考虑光刻技术。对于封装，主流的光刻工具是掩模对准器和步进器。然后，一些供应商正在开发新型光刻工具，包括激光烧蚀，以及使用多光束的直接成像或无掩模光刻系统。另一项值得关注的技术是自适应模式。

包装的趋势
集成电路封装包含各种互连方案，这些方案将封装内的一个结构与另一个结构连接起来。主要的互连技术有线键合、倒装芯片、晶圆级封装(WLP)和在矽通过(tsv)。

Wire bond用细线将一个结构缝到另一个结构上。在倒装芯片中，微小的凸起或铜柱形成，以提供封装中的电气连接。

在高端市场，该行业仍在继续增长2.5 d/3 d使用tsv的芯片，无论这些tsv是通过一个芯片还是一个单独的插入器。插入器将微小的线路连接到模具上。

图2:带有tsv和高带宽内存的2.5D。来源:三星

GlobalFoundries例如，可以在0.8-0.8 μ m处使用插入体实现2.5D设计。GlobalFoundries封装副总裁David McCann表示:“2.5D中需要精细的线条和空间来实现大规模并行接口，例如在网络、图形和高带宽内存的处理器之间。”

2.5D已经在高端应用中获得了吸引力，如fpga、图形芯片和网络。但是，由于中间体的成本和其他因素，2.5D无法成为更主流的技术。

为了找到一个更低成本的解决方案，该行业正在开发一种新的高端扇出包装。供应商继续为传统的中端空间开发扇出。因为扇出不需要插入物，所以比2.5D更便宜。

“我们看到越来越多的人询问服务器应用程序。我们看到越来越多的人对在服务器应用中使用扇出技术感兴趣。高级半导体工程(ASE)。“(客户)希望我们能够以扇出的方式进行HBM。有两个原因。一是干预成本高。第二，你实际上可以得到更好的电性能风扇。但你需要精确的几何图形。要在HBM上路由所有4000个I/ o，特别是当你有多个I/ o(连接)到gpu时，你需要非常精细的线路。”

为此，业界希望超越2-2微米。“我们希望至少能降到1微米。这大概够两三年用了。除此之外的一切都是猜测。”亨特说。

移动到2-2微米或以上有几个好处。ASM Pacific Technology的高级技术顾问John Lau表示:“你可以减少rdl的数量，也可以采用高密度互连。“当然，这是针对超级计算机、服务器、电信和网络等高端产品。”

如果该行业能够成功开发高端扇出，它可能会给2.5D带来一些竞争。不过，总的来说，市场上2.5D和高端风扇都有发展空间。

扇出本身是一种WLP技术，它涉及到在晶圆上封装IC。在扇出中，单独的模具嵌入在环氧材料中。接口在封装中呈扇形分布，可以提供更多的I/ o。

扇出技术主要有三种类型:芯片优先/面朝下;chip-first /平;以及芯片优先，有时被称为RDL优先。

图3:先芯片vs后芯片。资料来源:TechSearch International。

第一波扇出封装被称为嵌入式晶圆级球栅阵列(eWLB)，出现在2009年。今天，eWLB封装的I/ o范围从500到1000，并使用10-10微米及以下的一层或两层RDL。

图4:eWLB的演化。资料来源:STATS ChipPAC

去年，苹果公司在其iPhone 7上采用了这种技术，这一“扇出去”活动达到了一个里程碑。传统上，苹果和其他智能手机oem已经为应用处理器集成了包对包(PoP)技术。PoP可靠且便宜，但在0.5毫米至0.4毫米的厚度时就会耗尽蒸汽。

台积电为iPhone 7生产苹果的A10应用处理器。基于16nm finFET工艺，苹果A10内置台积电的InFO(集成风扇输出)。根据TechInsights的数据，A10的封装厚度从0.33毫米到0.23毫米不等。据消息人士称，它使用了5-5µm、10-10µm和10-10µm的三层RDL。

今天，扇出的最佳位置是5-5微米及以上。三星电子产品技术营销总监Seung Wook Yoon表示:“对于移动或射频产品来说，10微米的线和空间就足够了新科金朋．“对于应用处理器，您可能需要7-7µm。最小为5-5微米。”

不过，在研发方面，该行业正在开发2-2微米及以上的高密度扇出或相关封装。例如，去年日月光推出了一种称为基板扇出芯片(FOCoS)的技术。针对服务器空间，foco的第一个客户在同一个封装中集成了单独的16nm和28nm芯片。

图5:日月光的FOCoS包。资料来源:TechSearch International

FOCoS是一种基于扇出复合模具技术的混合解决方案。“你在上面加了点东西。然后我们将其视为一个单一的芯片，并将其倒装到BGA基板上。”“最基本的一点是，它消除了对调停者的需要。它的电性能比介入剂更好。”

该封装有4个2-2.5微米的金属层，尽管ASE正在开发新版本。“我们已经证明了1.5-1.5微米，”他说。

下一步是移动到1-1微米及以上，这提出了一些挑战。显然，客户希望以合理的价格获得满足或超过2.5D性能的高端扇出封装。Yole的Azémar说:“包装尺寸也是一个挑战，因为扇出的舒适区仍然相当小。”“总体而言，尚不清楚在如此高的连接密度和封装尺寸下，扇出技术是否能在可靠性和成本方面取得成功。一两年后我们就会知道了。”

不过，可以肯定的是，与电流流相比，1-1微米及以上的扇出需要不同的工艺和设备，特别是在开发rdl时。

有几种方法可以制造rdl。最常见和最便宜的方法是基于聚合物的流。另一种被称为大马士革工艺的方法是在RDLs中沉积铜痕迹的另一种方法。

图6:一个普通的RDL流程。来源:Chipbond

“如果降到2-2微米，我们可能需要大马士革铜或类似大马士革的工艺。即使使用TSV 2.5D中间体，也需要1 μ m线/空间的大马士革铜工艺。这与目前的晶圆工艺不同，”STATS ChipPAC的Yoon说。

最大和最关键的变化涉及光刻技术。“该工具需要升级以满足要求，”Yoon说。“目前，我们正在使用一个步进器，这是一个宽带源。当你需要更细的线条和小于2-2微米的空间时，你需要i-line。”

它还需要新的材料。“我们还必须使用不同等级的光致抗蚀剂为了使线宽间距更好，”他说。“因此，该工艺需要不同的光刻工具、检测工具以及不同的光刻胶材料。我还预计RDL结构将是大马士革式的。”

什么是光刻?
光刻技术——在结构上刻印微小特征的艺术——在工厂和包装车间都使用。在晶圆厂，工具工艺的特点在纳米尺度。同时，在包装中，光刻等工具用于加工凸点，铜柱，RDL和tsv。这些结构在μm级进行了测量。

图7:扇出设备及材料预测。来源:Yole development

在封装方面，有四种主要的光刻设备类型——掩模对准器、投影(步进/扫描仪)、直接成像和激光消融。掩模对准器和步进器是最常用的工具，而其他技术对传统系统构成了威胁。

在行业中使用多年，掩模校准器是最便宜的工具。EV集团和Suss是掩模对准器业务的主要参与者。

在掩模对准器中，晶圆移动到工具中。然后，将具有固定模式的掩码插入系统。掩模与晶圆对齐，然后在光线下曝光，在表面以1:1的比例形成图案。

掩模对准器用于处理5-5μm及以上的特征，尽管3-3μm是可能的。“现在，大多数人的皮肤都是12-12μm或7-7μm，也有接近5-5μm的，”该公司业务发展主管托马斯·乌尔曼说电动汽车集团．“如果你想想eWLB，你可以在很大程度上用掩模对齐器做任何事情。”

对准器有一些局限性，但它们是经济有效的解决方案。Uhrmann说:“如果你想在5-5μm或小于5-5μm的线和空间投入生产，掩模对准器仍然是完全可行的，而且成本更高。”

然而，为了更细的线条和空间，包装公司使用步进器。Ultratech是光刻封装业务的领先供应商，销售1X步进器和其他设备。其他步进供应商包括佳能，尼康，ORC, SMEE, Rudolph和Ushio。最近，Kulicke & Soffa通过收购Liteq进入竞争，Liteq是一家包装光刻初创公司。

步进器将特征的图像从掩模转移到晶圆的一小部分上。该过程重复进行，直到晶圆被加工完毕。有些系统以1:1或1X的比例处理一个特征。与此同时，约简步进对特征进行2X、4倍或5倍的成像。

步进器使用不同的曝光波长来绘制图像。对于主流应用，封装厂使用的是结合了几种不同波长(g、h、i)的传统步长。一般来说，这种宽带技术用于2-2μm及以上的模版。

Ultratech光刻产品副总裁兼总经理Rezwan Lateef表示:“对于大于2μm的应用，通常使用ghi波长(436nm、405nm和365nm)，通常由宽带光谱汞光产生。”

超过2-2μm的步进要求不同的结构。Lateef说:“对于1μm或更小的特征，i线(365nm)仅用于支持这些精细分辨率。”

Ultratech和其他公司在同一工具中支持各种波长。“您可以通过使用内联滤波器将' ghi '波长系统设置为' i-only '模式。这使得用户可以灵活地开发配方，以无缝、自动化的方式使用最合适的波长。”“所以你可以使用' ghi '波长，过滤掉' gh。这种使用可选波长的能力增加了光刻系统的复杂性，但为用户提供了灵活性。”

然而，并非所有的“ghi”工具都是一样的。据分析人士称，一些工具可以画出精细的线条和空间，而其他工具则很难达到5-5μm以下。

还有其他选择。对于2-2μm及以上的步进器，许多包装厂使用的是“纯”i-line步进器，而不是“gh”技术。一些i型步进器是2倍还原系统，目标是1.5-1.5-μm及以下。

一些i-line工具已经在加工0.8-0.8-μm的中间层。GlobalFoundries的McCann表示:“i-line光刻工具非常适合这个范围。”

无论步进器类型如何，在包装流程中都存在几个挑战。例如，“纯”i-line工具用于加工晶圆厂中的非关键层。在晶圆厂，工具工艺的特点是平板晶圆。

然而，在扇形扩散中，情况就不一样了。“它们通常是重组晶圆。它们有很多翘曲。确保你有正确的对焦深度是必要的，”Ultratech的拉蒂夫说。

此外，在扇出中，模具嵌入在环氧模具化合物中。模具的放置精度是至关重要的。但有时，模具在加工过程中会移动，造成一种不必要的效果，称为模具移位。因此，扇出过程需要改进光刻工具的对准技术，以补偿模移。

鲁道夫科技公司(Rudolph Technologies)光刻系统集团副总裁兼总经理Rich Rogoff表示:“在先进封装中，对更小几何形状的主要担忧取决于晶圆或面板。“对于晶圆片和面板来说，基片的平面化是一个关键的挑战，它能够处理由较高NA引起的更小的焦点深度。此外，更严格的注册要求意味着需要改进对齐和舞台系统。”

在一种可能的解决方案中，Deca Technologies开发了一种称为“自适应模式”的技术。该技术将应用于即将推出的扇出生产线。“扇出封装的挑战之一是重构晶圆内IC的移动。在使用掩模的传统扇出包装工艺中，这种错误的放置可能会导致与粘合垫缺乏相互连接，显然会导致失败，”扇出包装专业公司Deca的销售和营销副总裁Garry Pycroft说。

“自适应模式工艺包含一个检查步骤，以确定重构晶圆内半导体的移位，然后调整后续工艺步骤来处理这种移位，从而产生更高的产量互连。当你开始研究高级设计规则和多模具封装时，对自适应处理的需求变得更加迫切。”

当然，成本也是一个因素。“纯”i型步进器的价格高于传统的“ghi”系统。因此，包装公司需要考虑拥有成本方程。如果高端扇出市场成为现实，投资i-line工具是有意义的。风险在于市场永远不会起飞，或者产品达不到预期。

其他选项
除了步进器，还有其他选择。例如，Orbotech和Screen Semiconductor Solutions正在开发直接成像系统，这有点像直写或无掩模光刻。

Screen也被称为Dainippon Screen，其系统的目标是面板级扇出市场。同时，欧博科技的技术应用于PCB行业。也用于封装中的IC基板。

Orbotech的激光直接成像技术使用多束光束直接在8-8μm及以下的表面上打印特征，并计划移动到5-5μm和2-2μm。Orbotech的行业营销总监Shavi Spinzi表示:“在先进的包装中，步进器可以以更有效的方式直接成像。”

直接成像有一些优点。Spinzi说:“通常情况下，这是一个多波束系统，以满足适当的吞吐量。”“你不用掩模作为步进器或对准器，而是直接用激光书写，形成你需要的图案。因为不使用掩模，所以可以测量模具的位置。而且你可以在飞行中计算出你需要画的线的确切位置。”

另一家供应商Suss正在开发另一种叫做准分子激光消融的方法。Suss的激光烧蚀工具使用248nm和308nm波长，可以实现5-5μm到2-2μm的特征。激光烧蚀可用于各种包装应用，如沟槽和过孔。

激光烧蚀是一种干法工艺。该系统破坏了表面的分子结构。它直接蚀刻所需的电路图案。

据分析人士称，激光消融很有前景，但技术仍不成熟，需要一些工作。与此同时，也不清楚直接成像能延伸到多远。

显然，i-line是可行的，但成本是关键。总之，包装公司必须找到一个解决方案。否则，他们就有可能错过这趟高端的“扇出去”列车。

有关的故事
押注晶圆级扇出
2.5D, FO-WLP问题成为焦点
2.5D，扇出检查问题增加
电镀IC封装