2.5 d, FO-WLP问题引起了人们的关注

先进的包装开始起飞经过多年的炒作,刺激了2.5 d实现高性能市场和扇出wafer-level包装为广泛的应用程序。

现在有更多的玩家查看包装作为另一个边界推动创新。但也许更能说明问题的迹象是,大型铸造厂在台湾已经开始向客户提供包装服务,铸造厂和之间的界限变得模糊OSATs。

“这从铸造的一部分到另一部分的工厂,或者一个OSAT,”William Chen说日月光半导体研究员、高级技术顾问。“所以如果你在日月光半导体包装,台积电船日月光半导体的晶片,然后将产生了非常快,因为它太贵了。对扇出,但它特别适用于2.5 d。你需要一个很好的收益。否则你失去这种包装方法。”

观察先进包装成本的关键指标,成本取决于产量,产量的时间实现,各种死在包的厚度和类型的包使用。铸造厂和OSATs-and之间的关系到目前为止,客户和每个之间的比例不明确时扇出和2.5 d。而包装技术和方法都理解得很好,所有的角色球员和最佳的方法来构建和测试这些包是相当模糊的。

“从测试方面,这个“新产品”的一部分从高端铸造厂,我们开始看到一些组件,通常不是晶片处理世界的一部分,”观察到乔伊桶,主要市场开发经理,半导体测试国家仪器。“其中一些包括集成无源设备,玻璃的被动者。换句话说,铸造厂客户说,不仅我可以为你而死在这个大2.5维或三维结构,这可能包含逻辑,一堆内存堆栈,除此之外,但我也可以为你提供历来在PCB的外围设备,如电容器。”

先进的优点之一包装是它允许一个定制的解决方案,因为即使从相同的逻辑开始,不同的内存配置和通讯方法可以从根本上改变/性能的设备。

”2.5 d有多个死在衬底之上,在某些情况下,“Ram Praturu说,测试产品技术营销总监新科金朋。“他们有被动者。这些包是完全成型,其中一些不是塑造。”

这确实存在一些挑战,包括包本身的机械结构。“你有被动者的包,拿起机械部分,我们需要找出哪些部分的模具我们可以接触下来接,因为可能会有一个控制器和一个内存上的被动者,“Praturu说。“我也许封装就死的部分,把被动者,所以我们需要调整处理,我们需要建立一个不同的设备。这是一个定制的机械硬件设计,我们需要看看。从机械的角度来看我们肯定是看到一些定制需要做测试这些包”。

图1:包装解决方案。源新科金朋

这也影响了测试方法,因为这些设备multi-chip multi-die。

看起来像一个“什么是礼物system-in-package我们不仅要测试整个系统,但我们必须测试它在系统级格式和应用模式——他们的应用程序模式,具体地说,”他说。“所以我们可以做吃的测试,消除所有的打开和短裤(基本参数测试),和一些功能测试,我们可以去。但实际应用测试,死在同步和确保所有联系人那里,我们被要求做一个插入,是一个系统级的测试。”

特别是在堆叠的上下文中解决方案等HBM,特别是当集成多个包死,你怎么测试,一切都好吗?

“你知道好死于自己的SoC,你要知道死的好动态随机存取记忆体供应商说,迪帕克人力的总经理eSilicon的知识产权的产品和服务。“你把它们插入器使用一些技术,组装他们,现在你开始做检查。如果不工作,你怎么知道问题在哪里吗?插入器打破了吗?装配过程的破坏或发生SoC死亡或DRAM死吗?”

作为的一部分,工程团队必须设计方法,允许有效的调试。“HBM标准定义MISR(多个输入签名登记)多项式什么样的交通应该运行在SoC和HBM DRAM验证连接很好,所以一些测试已经定义。和所有这些必须被纳入PHY设计,“人力说。“需要卷起回SoC-whatever是驾驶真正的交通巴士。首先,训练算法必须使用一种特定的交通运行看看是否一切工作。如果不工作,可能有时间接口的问题,或者有一个缺陷,一个microbump不能正常工作。你想成为能够隔离失败,然后改正它。”

流问题
然而,从包装设计,包装工程师不要异常或为可测试性设计的变化。这不是他们的重点。

“他们担心的是他们是否能做一个倒装芯片,然后丝焊在上面,基本上package-on-package 2.5 d,“Praturu说。“他们的标准还包括如何组装,和约束是什么所以他们不一定看机械意义上的可测试性。他们认为只要有一些平面上,测试人可以抓住它,选择和地点,并测试它。这是底线。他们不在乎的路上为包装设计在这一点上。”

但这可能会导致问题在测试时如果他们不至少有一个了解,产品将受到考验。

“死收缩,他们开始实现多个模具,如果有多级死在同一衬底上,和被动元件(如非对称上),当我们进步和缩小死亡,当问题开始,”他说。“现在,我们有这些包的原因是模具仍大,我们把它们放在彼此的一个系统。这不是一个问题,但如果我们去扇出wafer-level包装,产品线是一个PMIC(电源管理IC)控制器,不仅和你开始把PMIC设备以及一些记忆在未来,当问题将流行是因为PMICs非常小的规模。这意味着我不能有微小的步骤在上面,我可以抓住该设备。”

讨论了这些问题,但在过去,他们有些遥远的问题。作为包装扎根,他们正在成为许多工程师的日常现实。考虑需要做什么为2.5 d,例如。

“你需要确保模具正常测试在包装之前,”Steve接线盒说产品营销总监导师图形。“那你需要重新测试模具在2.5 d包中,当然测试裸模之间的互联,这是logic-to-logic或logic-to-memory以及所需的基础设施。这包括决定如何在模具运输测试信息。有点容易在2.5 d,但通常你只有一个测试接口访问整个包,你需要能够访问所有模具通过一个接口。这需要某种形式的方法来自不同来源的,如果模具是你需要确定他们是兼容的。这就是标准化变得很重要。你不能有不同的DFT方法需要互相交谈和兼容。这就是1838标准真正发挥作用。”

特别地,他说IEEE 1838工作组对3 d测试开始收敛的全套解决方案或架构。

系统级测试
展望未来,系统级测试将变得至关重要。公司更关注生产和测试,问题的中心与经典的芯片制造商只要在生产- 2.5 d测试对系统级测试或自定义测试和老化。

“大多数公司希望将大量的测试晶圆测试,“恋人Ranganathan说的工程总监天体电子学。“一些完全成功的,结构性测试会完全转移到晶圆排序,但是有很多的系统级功能没有得到晶圆测试覆盖。企业以不同的方式处理这个。一些喜欢做最终的功能系统级测试的方法,我们目前做的类似应用程序处理器或CPU。因为他们已经集成,应用处理器或CPU以及模拟芯片,他们转换成一个SiP模块或一个常规模块或SiP类型包,他们最终做了很多系统级测试,老化,包装而不是个人ICs。”

需要做测试也随着时间的推移,尤其是当这些设备用于工业和高安全性的市场时,在分解的功能需要易于理解的统计。

“你需要找到一个组合的东西导致失败,“琪琪Ohayon说,业务发展副总裁最优+。“现在我们通常寻找一个根源,但它可能是比这更复杂。您需要构建一个数据库的产品在其整个生命周期。你可能需要修改数据的模拟装置是如何真正执行。你还必须知道如何部署的关键部件。所以你需要收集所有的数据,这是设备DNA,从每一个芯片和董事会,并创建一个索引。这不是通过/失败。这是聪明的配对。如果你对这个设备使用这个设备可以预测的结果会是什么,什么是最好的组合。”

结论
地平线上近期其他挑战,许多业内人士感觉包装2.5 d相对稳定的问题,或者解决,和扇出wafer-level包装是至少,如果没有进一步。完整的三维包装是另一回事。

“这是一个让我们所有人疯狂,“Praturu说。“有些行业正在计算风险,但因为没有足够的成交量3 d我们能够摆脱所有这些测试了。”

有关的故事
押注Wafer-Level扇出
芯片制造商关注包装,以减少路由问题在10纳米,7海里。工具和方法论的鸿沟仍然存在。
2.5 d,扇出便宜
标准、新材料和不同的方法正在发展驱动2.5 d, 3 d-ics和扇出成为主流。
2.5 d添加测试的挑战
先进的包装问题检测插入器,tsv。