2.5 d添加测试的挑战

OSATs和吃供应商正在取得进展在决定什么可行,什么不2.5 d包装,扩大他们的知识基础这会演变成一种主流技术。

一个2.5 d包一般包括一个ASIC芯片通常连接到一堆内存高带宽根据插入器或某种类型的硅桥技术。这是不同于一个完整的3 d-ic包,内存或逻辑直接堆放在逻辑,绑在一起在矽通过通过这些芯片的中间钻。

大多数专家认为,完整的3 d包装至少5年远离主流的部署。2.5 d,相比之下,已经进入市场,价格敏感度低,内存吞吐量需求非常高,如网络、服务器和图形应用程序。

图1:斐济AMD的芯片。来源:TechSearch国际

“目前的2.5 d架构与记忆有很大关系,“凯文张说,工程及业务开发的副总裁日月光半导体。“如你所知,记忆是非常昂贵的。很多客户都花了很多时间在这个区域。最初的解决方案是,一步一个脚印。换句话说,涉及一个ASIC硅插入器之前,你把内存。内存堆栈是昂贵的,尤其是第一代。插入器非常简单。”

HBM成本预计将下降,不过,现在三星和SK海力士都运输体积。两家公司讨论了新一代的记忆在去年夏天热芯片,预计将密集的核心电压和较低可能更便宜。

“你看到人们使用HBM以更灵活的方式,”张表示。“2.5 d了很多牵引。现在,每个人都关注的很多成本的选择。逻辑与一个处理器,需要内存接近ASIC。这些天2.5 d几乎网络控制器和HBM的混合物。”

图形处理单元和网络处理器主要应用2.5 d包装,根据张。“处理器是越来越大。你需要大量的内存处理器。您还希望内存接近处理器。”

cpu可以“耗电和主导,”张表示。“有很多散热和管理,人们需要克服。你有一个芯片温度远远比其他芯片。你怎么管理功耗?”

功耗问题尤为3 d-ics。没有简单的方法来消除由此产生的热量,并经常甚至很难确定热热点会因为热量可以在硅迁移。使测试至关重要,但与3 d-ics没有简单的办法。一旦包装,里面的芯片包测试人员无法进入。

为2.5 d,测试不太曲折,这是一个关键原因这项技术更迅速采用。好死,生产测试人员、软件和其他因素是宽松的挑战2.5 d芯片测试,根据张。“我们处于良好状态。2.5 d过程变得更加成熟。人们不是很担心,“我HBM花了我50美元,我把它插入器,它失败了,我不得不扔掉这ASIC。”

插入器测试
不是在2.5 d,一切都是那么简单。

“最大的挑战是插入器有一个瘦死,“Ram Praturu说,测试产品技术营销主管新科金朋。“2 d(芯片),基本上你测试包,和在一个包你测试整个IC。2 d上的访问球很简单。2.5 d,一切都是规模。你有一个插入器,tsv进来。你必须治疗,作为一个已知的好插入器,或者至少是一个相当不错的。你尝试和测试它之前你送下来。不同之处在于,为2.5 d,你有处理插入器的附加步骤。你想怎么测试,在衬底或死吗?”

插入器已经被供应商测试,但它仍然是最大的未知。

“死可以在晶圆级测试或死亡水平,Praturu说。“你可以得到已知好死。这是一个机械结构。最大的挑战是,你要在速度测试它吗?如果你想测试它在速度,你开始组装这些事情。不管是什么温度,这消散吗?功耗是多少?你必须把这个因素考虑进去。你想测试一次一个芯片,或者你想组装一切吗?如果您有多个死,其中一个是坏的,整个事情变坏。 There could be three or four die, with interposer and substrate, and that could be pretty expensive.”

组装和测试承包商必须在每一个图是什么死,然后决定是否要把它放在一个吃或使用一个系统级的测试,他说。

数据仍然是处理相对较低的体积在测试2.5 d芯片。该公司开始看到2.5 d芯片大约三年前。“处理器和内存的总和,然后一些逻辑还增加了。这类芯片我们看到现在,”Praturu说。

统计数据还没有开始使用3 d-ics。它的技术,但到目前为止没有需求。System-in-package,与此同时,正在使用多个死去,但与tsv“很少”活动,他说。

这种先进的包装,最大的问题是“处理测试——你碰它,你怎么调查呢?”Praturu说。“这些2.5 d的微细死了,wafer-level死,和插入器去大约20到30微米,探索性的问题。”

高级主管杰拉德•约翰在公司先进的测试技术,确定了类似的担忧。“开始,我们应该开始测试插入器吗?2.5 d的主要的事情是使用一个插入器结构,通常一个硅插入器在矽通过。当这些插入器进入一个OSAT,它是由一个工厂。他们创造了在矽通过。晶片仍约800微米厚,tsv约100微米长,tsv只是暴露的一侧。因此,它是不可能的工厂核实顶部和底部之间的电气连接晶片。实际上发生了什么他们做一些光学检查在工厂和声明晶片足以被运送到处理前的OSAT。”

图2:Xilinx 2.5 d芯片插入器。来源:Xilinx

但也有挥之不去的质疑,如何测试插入器。

“如果你看看插入器的背面,正面的插入器只有大约25微米,”约翰说。“在背面,直径约80微米。所以,这是更容易探头晶片的背面,这只能在back-grinding过程之后OSAT。我们在公司做了一个广泛的研究。在排位赛TSV供应商的过程中我们跑了很多实验,其中之一是看到TSV的质量。为了测试连接从上到下,我们真的需要一个双面探测器。这是一个大挑战。双面探测器在OSATs不是主流。这些都是独一无二的机器非常昂贵,大约四倍的成本标准探测器,它只有一个目的,即使用TSV测试。该行业还没有赶上做双面探测。通常,他们在做什么现在使用菊花链,从晶片的正面背面。”

公司客户不得不妥协测试结构为2.5 d包。一条路径是使用“tsv某种冗余,”约翰说。“从我们的经验中,我们已经看到,一旦你有冗余,和那些通过考核的过程是成熟的,你不需要严格测试插入器了。”

另一个问题是back-grinding后晶片的薄。“你需要特殊的处理程序,可以捡起这些晶圆和移动探测器或探测站,所以为了避免这种情况,我们试图与晶片的玻璃载体,或某种载体,载体支持系统,”约翰说。运营商,插入器模具可以在现有标准探测器。“在一天结束的时候,一切都是为了增加成本测试,使产品更加更何况这样保留下来的产品过去,“太昂贵的建造”甚至是值得的。”

插入器测试后,将模具衬底。一个ASIC测试速度。大多数2.5 d包包括一个ASIC或处理器,加内存芯片。功能测试部分的组装方案,其次是系统级测试和最终测试吃。

在系统级测试的挑战是需要很长时间,这就是为什么并行测试被部署。但是,正如在晶圆测试过程中,有很多的热量消散,所以热控制是必需的。

“测试过程是长链的事件,”约翰说。“测试所有这些点是否有意义?“OSATs及其客户必须平衡报废成本和测试成本。

形成的因素
对于公司来说,2.5 d芯片代表一个小但增长业务,约翰说。该公司一直在应对2.5 d包装大约两年了。“本质上,我们试图减少每一点力量。所以,你的设备将低功耗设备,但高性能。你可以看看2.5 d需要低功耗的应用程序,但仍需要更高的性能。和形成因素,你节省很多房地产在董事会的萎缩,将衬底。线条和空间都很好,所以你可以让事情变得更紧凑,并且在一个较小的区域可以提供更多的处理能力,以及记忆。这些都是典型的应用程序空间为2.5 d。”

Xcerra高级营销主任Andreas伊认为,它总是始于形式因素,但补充说,测试不是那么多不同的2.5 d。“大部分的2.5 d包非常类似于2 d包如何测试他们,”他说。

伊有一些经验与微机电系统(MEMS)三维包装设备。需要一些MEMS芯片封装和密封外部世界保持内部的气体三维结构。“我们没有看到一个区别于传统MEMS设备,”他补充道。

说,因为在组装和测试,3 d的挑战“成本正变得越来越高,”纳吉说。“即使知道好死,失败意味着废除所有的死亡。”

Xcerra执行官指出,台湾半导体制造chip-on-wafer-on衬底的测试过程。局部堆栈测试期间可以做大会,他说。

结论
OSATs似乎在测试2.5 d芯片高水平的信心,给他们的经验与技术。一些处理和测试3 d-ics,,但这可能是一个斜坡慢得多。

在短期内2.5 d将继续选择的包装技术高通量,拉升起来的应用,尤其是在更小的外形是必需的。但它可能会看到一些侵犯光谱从低端的扇出wafer-level包装,并在接下来的几年里从满3 d-ic,和这两个市场易于测试,测试的方法和经验,可能产生重大影响的包装被使用和市场。

有关的故事
2.5 d,扇出便宜
标准、新材料和不同的方法正在发展驱动2.5 d, 3 d-ics和扇出成为主流。
2.5 d惊喜和备选方案
首先两部分:成本和供应链问题仍然是先进的包装开始增加。
技术讨论:2.5 d的问题
如何做好这个包装方法,是什么问题?