中文 英语

为高NA EUV做好准备

高na极紫外扫描仪每台成本接近3.2亿美元,但大型铸造厂已经排起了长队。

人气

半导体行业正全速向前发展,以开发高NA EUV,但提出下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务。

ASML一直在开发其高数值孔径(高NA)EUV平版印刷线一段时间。基本上,高NA EUV扫描仪是今天基于0.33 NA透镜的EUV光刻系统的后续产品。仍在研发中,ASML的新高NA EUV系统涉及一种全新的工具,其特点是0.55 NA镜头,分辨率为8纳米,而现有工具的分辨率为13纳米。分析师表示,0.55 NA EUV工具的目标是在2023年达到3亿台,但在2025年之前不太可能投入生产。

据KeyBanc称,一台高NA扫描仪预计将耗资3.186亿美元,而今天的EUV系统耗资1.534亿美元。总成本甚至更高。需要其他新设备、新光罩和不同的光刻胶来实现高NA EUV。各种供应商正在研究这些技术,但目前仍存在一些差距。

光刻技术该设备用于在芯片上设计微小功能,使芯片制造商能够在高级节点上开发更小更快的设备,并将更多功能封装到单个芯片或封装中。直到2018年,芯片制造商都使用传统的光学光刻扫描仪在前沿芯片上设计这些特征。但在高级节点上,光学光刻的图案化过程变得过于复杂,因此需要EUV。现在这还不够。

ASML的0.33 NA EUV扫描仪使用13.5nm波长,三星和台积电正在使用它生产7nm和5nm芯片。英特尔还将植入ASML的EUV扫描仪用于先进芯片生产。三星电子和SK海力士正在利用EUV生产DRAM。

芯片制造商将在很长一段时间内使用今天的EUV。但在某种程度上,在3nm节点之外的某个地方,使用现有的EUV来设计未来的芯片将变得困难。这就是高na适合的地方。英特尔认为这项技术至关重要,并宣布计划安装ASML的第一台0.55高na EUV扫描仪。

英特尔高级副总裁兼技术开发总经理安·凯勒赫(Ann Kelleher)表示:“这将带来大量的知识,但也将使我们能够继续朝着最小的几何图形前进。”。

三星和台积电也将购买高NA工具。但向高NA EUV的过渡涉及到各种新的和运动的部件。Cowen的分析师Krish Sankar说:“高NA重复利用了0.33 NA EUV的大量知识。”。“EUV的引入对抗蚀剂来说更具挑战性。向高NA的迁移更具进化性,抗蚀剂的性能将继续提高,以满足未来节点的成像要求。光学元件对于高NA来说是新的,但它们仍然是反射光学元件。”

为什么high-NA ?
在晶圆厂,芯片制造商利用光刻和其他设备来生产芯片。使用在设计阶段生成的文件格式光罩设备创建一个掩码。掩模是一个给定芯片设计的主模板,最终被运送到晶圆厂。从那里,晶圆被插入涂布机/显影系统。该系统注入一种称为a的光敏材料光刻胶在晶圆上。

然后,将掩模和晶圆插入光刻扫描仪中。在操作中,扫描仪产生光,光通过系统中的一套投影光学和掩模传输。光线击中抗蚀剂,在晶圆上形成图案。


图1:光刻处理步骤的典型序列的示例。资料来源:Chris Mack,Fractilia

多年来,芯片制造商使用基于光学的193nm波长光刻工具来绘制先进的芯片特性。通过各种技术,芯片制造商将193nm光刻技术扩展到7nm。但在5nm波长下,使用这些技术太复杂了。

“对于193nm光刻而言,试图打印50nm、40nm或30nm特征是一项固有的困难任务,”该公司首席执行官Aki Fujimura表示D2S. “使用13.5nm波长的EUV应该更容易、更可行。”

2018年,三星和台积电插入了ASML的0.33 NA EUV扫描仪,用于制造7nm的芯片,最近一次是5nm的芯片。ASML的EUV扫描仪可实现13nm分辨率,吞吐量为每小时135至145片晶圆。

但EUV并不完美。该过程有时会导致不必要的变化和缺陷。系统正常运行时间也是一个问题。

尽管如此,在7nm处,芯片制造商正在使用EUV来设计芯片特性,间距从40nm开始。供应商正在使用基于EUV的单一图案方法。其想法是将芯片特性放在一个掩模上,并使用一次光刻曝光将其打印在晶圆上。

芯片制造商希望尽可能地扩展EUV单模式。EUV单图案在32nm至30nm节距处达到极限,约为5nm节距。

在这些范围之外,大约在3nm节点,芯片制造商需要考虑新的选择,即EUV双模式。在双模式,您将芯片功能拆分到两个掩模上,并将其打印到晶圆上。这既复杂又昂贵,但这也是193nm光刻技术在晶圆厂所掌握的。

有些人可能希望完全避免EUV双模式。“现在我们正接近0.33 NA EUV单次暴露的极限,高NA EUV正在考虑中,”澳大利亚的工艺工程师Arnaud Dauendorffer说电话在最近的SPIE光掩模技术+ EUV会议上,他发表了一篇演讲。

为了避免EUV的双图案,芯片制造商正在推动3nm及以上的高na EUV。高na EUV有望实现更简单的单图案方法。

ASML系统工程总监Jan van Schoot在会议上的一次演讲中说:“该工具提供了更高的分辨率。这意味着你可以用它打印更多的功能。航空图像的对比度允许更好的本地CD一致性。”。

ASML的第一个高NA EUV系统EXE:5000具有8nm分辨率,吞吐量为150 wph。客户发货计划在2023年进行。然后,在2024年底,ASML将发布一个新版本,EXE:5200,吞吐量为220 wph。

高NA EUV的工作原理类似于今天的EUV光刻,但有一些关键区别。与传统镜头不同,high-NA工具采用了变形镜头,一个方向支持8倍放大,另一个方向支持4倍放大。因此,字段大小减少了一半。在某些情况下,芯片制造商会在两个掩模上加工一个芯片。然后将掩模缝合在一起并打印在晶圆上,这是一个复杂的过程。

新面具
高na EUV还需要新的掩模类型。EUV和传统光学掩模是不同的。光学掩模是由玻璃基板上一层不透明的铬层组成,这层铬层使它们能透光。

光学掩模有几种类型,如二进制和相移掩模(psm)。


图2:各种类型掩模的示意图:(A)常规(二进制)掩模;(b)交流相移掩模;(c)衰减相移掩模。资料来源:维基百科

在二元掩模中,铬被蚀刻在选定的地方,这暴露了玻璃基板。铬材料在其他地方没有蚀刻。在操作过程中,光线照射到掩膜并穿过玻璃区域,从而暴露晶圆。光不会穿过镀铬区域。

今天也使用PSM。Fractilia的首席技术官克里斯·麦克(Chris Mack)说:“PSM有很多种风格,但它们的工作原理是在你不需要的地方使用相位来抵消光线,从而产生更高的对比度图像。”。

今天的EUV掩模是二元的和反射的。EUV掩模和/或空白由基片上40到50薄的硅和钼交替层组成。这就产生了一个厚度为250nm到350nm的多层堆栈。在堆栈上,有一个钌基覆盖层,然后是一个基于钽材料的吸收器。


图3:EUV掩模的横截面。来源:Luong, V., Philipsen, V., Hendrickx, E., Opsomer, K., Detavernier, C., Laubis, C., Scholze, F., Heyns, M.,“Ni-Al合金作为替代EUV掩膜吸收剂”,应用。科学。(8), 521(2018)。(鲁汶大学Imec,根特大学,PTB)

在掩模生产中,第一步是制作衬底或掩模坯料。由一个面具空白供应商,空白作为一个面具的基础结构。

为了制作EUV掩模坯料,供应商在基板上交替沉积硅和钼层。使用光化和光学检查设备检查掩模坯料是否存在缺陷。

Lasertec公司销售一种用于EUV掩膜毛坯的光化空白检测(ABI)系统。使用13.5nm波长,ABI工具具有1nm(高)x 40nm(宽)的灵敏度,缺陷定位精度为20nm。

对于高钠EUV,Lasertec正在开发一种具有1nm x 30nm灵敏度的新型ABI系统。Lasertec USA总裁Masashi Sunako在会议上的一次演讲中说:“我们的目标是缺陷位置为10nm。”。

此外,业界正在开发3nm以上的新型EUV掩膜。在今天的EUV口罩中,吸收器是一个类似3d的功能,突出在口罩顶部。在操作过程中,EUV光以6°角照射在掩膜上。反射可能会在晶圆上造成阴影效应或掩模引起的成像像差。这个问题被称为蒙版3D效果,可能会导致不必要的图案位置偏移。

为了减轻这些影响,EUV掩膜需要一个更薄的吸收器。在现有的EUV掩模中,钽吸收层厚度为60nm。它可以做得更薄,但限制在50nm,这并不能解决掩膜效果。作为回应,业界正在开发几种新型的EUV掩模,如2D、无吸收、高k、无反射和PSM。

EUV psm似乎具有最大的动量。该技术解决了蒙版3D效果,同时也改善了图像质量与更好的对比度。

但是EUV psm可能需要不同的材料。在SPIE光度计/EUV会议上,汉阳大学的研究人员介绍了一种相移EUV掩模,它由基片上的钌和硅交替层组成。钌覆盖层位于多层结构的顶部,随后是钽硼蚀刻塞和钌合金作为相移材料。

在论文中,Hoya开发了各种衰减相移型吸收器,并对其性能进行了评价。“PSM有望带来成像增益,”Hoya的Ikuya Fukasawa说。“但为了开发极紫外PSM坯料,我们必须满足很多要求。吸收材料必须具有小的粗糙度和高的耐受性。当然,吸收器必须在掩膜过程中蚀刻。”

像EUV psm一样,高k掩模也在研发中。高k EUV掩模类似于今天的EUV掩模。该行业正在探索镍等其他材料,而不是钽吸收剂。一种更薄的镍吸收剂可以减轻蒙版效应,但这种材料很难使用。

与此同时,初创公司Astrileux最近推出了一种使用钌材料的新型无反射极紫外膜。Astrileux首席执行官Supriya Jaiswal说:“我们的口罩在黑暗的区域更暗,在清晰的区域更亮,总体上背景照明和泄漏更少。”

Astrileux还描述了一种二维掩模,吸收器被包含在空白中。这家初创公司还谈到了一种无aborberless口罩。所有这些都在研发部门。

目前,芯片制造商仍将继续使用现有的0.33 NA EUV工具的EUV掩模/空白结构。到那时,芯片制造商可能会在0.33 EUV芯片上插入EUV psm。当高na EUV准备就绪时,芯片制造商可能会使用psm。高k值和其他掩模类型也是可能的。

Hoya集团的Hoya LSI总裁Geoff Akiki说:“在你前进的过程中,有几种方法,无论是相移、低n还是高k。”“真正的诀窍是整合,让它在制造业中发挥作用,让它作为一种产品推出市场。比如,平面度,我们花了很多时间担心。你有我们都在谈论的缺点。从某种意义上说,选择所有这些内容就像尝试调优一个进程窗口。它能让你最终得到可用的东西,而不是在理想的条件下。”

新型口罩设备
与此同时,一旦掩模空白被制作,它被运送到掩模供应商。在掩模供应商,一个空白被图案,蚀刻,修理和检查。最后,在面具上安装一层薄膜。


图4:EUV掩模制造步骤。资料来源:Sematech

首先,掩模制造商使用一种叫做电子束掩模写入器根据给定的IC设计在掩模上写入图案。多年来,掩模制造商依靠基于可变形状光束(VSB)技术的单光束电子束工具。在操作中,将掩模插入系统中,电子以放炮的形式击中掩模。

基于VSB的掩模编写器适用于传统光学掩模。但EUV掩模具有更小更复杂的特征,VSB速度太慢,无法对其进行模式化。

对于EUV和一些复杂的光学掩模,掩模厂家使用多波束面具作家。IMS纳米制造的多光束掩模写入工具利用262000个微小光束,从而加快了该过程。写入时间是恒定的,大约需要12个小时来填充所有掩码的图案。

IMS公司的高级顾问Hans Loeschner说,IMS公司正在将其第二代工具与研发的新版本一起交付。“对于高NA EUV掩模制造,新的MBMW-301工具将配备更高数量的光束。”。

NuFlare还在开发一种多波束掩模器。这些系统的目标是绘制下一代EUV和曲线掩模。该行业还在开发曲线形状的高级掩模使用反向光刻技术(ILT)。所谓的ILT掩模对于EUV,尤其是高na,将变得非常重要。

D2S公司的Fujimura表示:“ILT掩模是一种提高工艺窗口的方法,以提高晶圆生产工艺对制造变化的弹性。”

在图案化步骤之后,蚀刻并清洁掩模结构,形成光掩模。在生产过程中,光罩上可能会出现缺陷。

这可能有问题。在光刻工艺中,来自扫描仪的光通过光罩,将所需图像投影到晶圆上。如果掩模有缺陷,不规则的部分可能会印在晶圆上。这可能会影响模具的产量,甚至会杀死芯片。

所以在掩模制作过程中,掩模必须检查是否有缺陷。对于传统光学掩模,掩模厂家采用光学掩模检测系统。Applied Materials、KLA、Lasertec和NuFlare都在销售这些系统。

光学检查工具也可以检查EUV面罩。光学的问题在于分辨率。它们可能在20纳米至16纳米半音高分辨率下耗尽蒸汽。

作为回应,Lasertec最近推出了一种使用13.5nm光源的光化模式掩模检测(APMI)系统。更小的波长使系统能够定位低于20nm的EUV掩模缺陷。

Lasertec还在开发用于高na EUV掩模的APMI系统。Lasertec的Sunako说:“新的光学系统、探测器和系统设计已经完成。该工具定于2023/2024年使用。

除了光学和APMI,客户还有另外一种EUV掩膜检测的选择。KLA和NuFlare正在开发多束电子束掩模检测工具。

NuFlare正在开发一种100束多束检测系统,预计将于2023年投入使用。“敏感性是15海里。每个口罩检查周期需要6个小时,”NuFlare的Tadayuki Sugimori说。

总之,对于目前和未来的EUV掩模,掩模制造商将使用所有的检测类型——光化、电子束和光学。

与检查一样,面罩的修复也很关键。如果掩模有缺陷,光罩制造商可以使用掩模修复系统进行修复。有两种类型的掩模修复工具,电子束和纳米加工。两者相辅相成。

对于先进的节点,蔡司引入了一种新的使用电子束技术的掩膜修复工具。该系统修复缺陷至60nm半螺距的掩模和挤出的10nm及更小。

同时,Bruker利用纳米加工技术提供面具修复工具。这些系统包含一个微小的尖端来修复掩模缺陷。

所有掩膜修复工具必须与先进节点的收缩特性和缺陷尺寸保持同步。他们还必须处理各种各样的材料。该公司技术总监Jeff LeClaire表示:“这些工艺的材料独立性对于去除掉落和其他残留软缺陷污染至关重要,因为材料的性能通常是未知的。布吕克.

通缉:新抵抗者
光刻胶对光刻也很关键。芯片制造商希望电阻具有良好的分辨率[R],低线宽粗糙度[L]和灵敏度[S]。

业界已经开发出用于光学光刻的抗蚀剂,符合RLS目标。但EUV电阻的情况就不一样了。“同时获得这三个参数是困难的,因为它们是相互关联的,在一个参数上的改进通常会降低至少一个其他参数,这通常被称为RLS权衡关系,林研究在博客上。

目前正在生产的EUV电阻器基于两种技术——化学放大电阻器(CARs)和金属氧化物。用于光学和极紫外技术,CARs涉及一个复杂的过程。当光子碰到扫描仪中的电阻时,就会引起连锁反应。

Wise说:“反应级联的一部分涉及初始光子的化学放大,光子首先被转换成几个电子,从而每个入射光子最终生成几个光酸分子。”。“CAR的优点是,可以通过增加每个光子产生的光酸分子的数量来提高抗蚀剂的灵敏度。但是,这些额外的酸会越来越远离原始光子的位置,导致图像模糊,从而降低分辨率并增加线边缘粗糙度。”

金属氧化物电阻不太成熟,但它们有一些优点。例如,Inpria的金属氧化物光刻胶是基于锡氧化物结构的,它能更有效地捕获极紫外光光子。

今天,业界正在寻找一种能够满足RLS对高钠EUV要求的抗蚀剂。这项工作仍在进行中。Paul Scherrer研究所(PSI)和ASML的研究人员正在使用干涉EUV光刻系统筛选高钠的各种抗蚀剂。研究人员用不同的抗蚀剂绘制线条和空间图案,希望获得8nm的半间距分辨率。

PSI最近公布了来自未披露供应商的CAR和非CAR抵抗者的结果。PSI研发的EUV系统在使用约60mJ/cm²的剂量时,在13nm的半间距上形成了清晰的线条和空间,但在12nm处遇到了轻微的桥接,在11nm处出现了图形崩溃。PSI的研究人员Timothée Allenet在一份报告中说:“我们通过优化底层,将化学放大电阻的最终分辨率从12nm提高到11nm。”

同时,根据PSI的说法,在剂量为30mJ/cm²的情况下,分子电阻在13nm处显示出良好的图像,但由于在12nm处模式崩溃,它们遇到了故障。

然后,使用不同的剂量,金属氧化物电阻在12nm以下显示出良好的效果。Allenet说:“在11nm的半音高下,我们有轻微的桥接,然后在10nm处出现分辨率瓶颈。”。

好消息是,今天0.33 NA EUV的阻力位并没有停滞不前,而是有所改善。例如,TEL描述了CARs和金属氧化物抗蚀剂的新工艺。“总而言之,涂布/显影工艺和优化的底层膜显示出CAR在图案折叠余量方面的改善。优化后的底层提高了金属氧化物电阻的缺陷密度、收率和粗糙度,”TEL的Kanzo Kato说。

结论
其他EUV技术也在研究中,比如薄膜。膜剂用于覆盖遮罩,防止粒子落在遮罩上。

ASML公司开发了新型EUV薄膜。同时,Imec的碳纳米管薄膜在ASML的EUV扫描仪上显示了97.7%的透射率。单壁膜和多壁膜都是有前途的。“这两种类型在CD均匀性、LWR和耀斑方面都表现得很好,与无薄膜参考相比,显示出最小的成像差异。根据在这些薄膜上测量到的从95.3%到97.7%的极紫外光吸收,预计剂量会略有增加,”Imec技术人员的主要成员Emily Gallagher说。

其他技术正在为高NA EUV开发。芯片制造商表示,无论所有部件是否到位,2023年及以后的芯片生产都需要高NA EUV。尽管如此,研发成本才刚刚开始累积。没有多少人买得起这些系统。还有待观察的是高NA何时真正投入生产。

相关故事
为什么遮罩空白至关重要
EUV薄膜终于准备好了
发现、预测EUV随机缺陷
对曲线光掩模的探索



1评论

艾伦Rasafar 说:

感谢您分享这篇关于极紫外光刻的精彩而深入的评论。

留下一个回复


(注意:此名称将公开显示)

Baidu