为高na EUV做准备

半导体行业正在全速发展高na EUV，但提出这种下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务。

ASML一直在开发高数值孔径(高na)EUV光刻线有一段时间了。基本上，高NA EUV扫描仪是当今基于0.33 NA镜头的EUV光刻系统的后续产品。ASML的新型高NA EUV系统仍处于研发阶段，涉及一种全新的工具，具有0.55 NA的镜头，分辨率为8nm，而现有工具的分辨率为13nm。分析人士表示，0.55 NA EUV工具的目标是在2023年实现3nm，但直到2025年才可能投入生产。

根据KeyBanc的数据，高na扫描仪预计将耗资3.186亿美元，而目前EUV系统的成本为1.534亿美元。总成本甚至更高。为了实现高na EUV，还需要其他新设备、新掩模和不同的光刻胶。各种供应商正在研究这些技术，但目前仍存在一些差距。

光刻技术设备用于在芯片上设计微小的功能，使芯片制造商能够在高级节点上开发更小、更快的设备，并将更多的功能打包到单个芯片或封装中。直到2018年，芯片制造商使用传统的光刻扫描仪在领先的芯片上绘制特征图案。但在先进的节点，光刻工艺变得过于复杂，促使对EUV的需求。即使这样也不够。

利用13.5nm波长，ASML的0.33 NA EUV扫描仪被三星和台积电用于生产7nm和5nm芯片。英特尔还将ASML的EUV扫描仪用于先进的芯片生产。三星电子和SK海力士正在使用EUV生产DRAM。

芯片制造商将在很长一段时间内使用今天的EUV。但在某些时候——超过3nm节点的某个地方——使用现有的EUV来设计未来的芯片将变得困难。这就是高na的作用所在。英特尔就认为这项技术至关重要，并宣布计划安装阿斯麦的首个0.55高na EUV扫描仪。

英特尔高级副总裁兼技术开发总经理安·凯莱赫(Ann Kelleher)说:“它将带来大量的学习，但它也将使我们能够继续向最小的几何图形前进。”

三星和台积电也将购买高na的工具。但向高na EUV的过渡涉及各种新的和可移动的部分。Cowen分析师克里什·桑卡尔(Krish Sankar)表示:“高NA EUV重用了大量0.33 NA EUV的知识。”“引入EUV对抵抗者来说更具挑战性。向高na的迁移更具进化性，抗蚀剂的性能将不断提高，以满足未来节点的成像要求。光学对于高na是新的，但它们仍然是反射光学。”

为什么high-NA ?
在晶圆厂，芯片制造商利用光刻技术和其他设备来生产芯片。使用在设计阶段生成的文件格式，a光掩模设施创建一个掩码。掩模是给定芯片设计的主模板，最终被运送到晶圆厂。从那里，晶圆被插入涂布机/显影剂系统。该系统注入一种叫做a的光敏材料光致抗蚀剂在晶圆上。

然后，将掩模和晶圆插入光刻扫描仪中。在工作中，扫描仪产生光，光通过系统中的一组投影光学器件和掩模传输。光打在抗蚀剂上，在晶圆上形成图案。

图1:典型光刻加工步骤序列的示例。来源:Chris Mack, Fractilia

多年来，芯片制造商使用基于光学的193nm波长光刻工具来设计先进的芯片功能。通过各种技术，芯片制造商将193nm光刻工艺扩展到了7nm。但在5nm工艺下，使用这些技术太复杂了。

“对于193nm光刻技术来说，试图打印50nm、40nm或30nm的特征本质上是一项艰巨的任务，”东芝首席执行官藤村昭(Aki Fujimura)表示d2．“在13.5nm波长使用EUV应该会更容易、更可行。”

2018年，三星和台积电插入了ASML的0.33 NA EUV扫描仪，用于制造7纳米芯片，最近又用于5纳米芯片。ASML的EUV扫描仪可实现13nm分辨率，每小时(wph)生产135至145片晶圆。

但EUV并不完美。这个过程有时会导致不必要的变化和缺陷。系统正常运行时间也是一个问题。

尽管如此，在7纳米工艺中，芯片制造商正在使用EUV来设计从40纳米开始的芯片特征。供应商正在使用基于euv的单一模式方法。这个想法是把芯片特征放在一个掩模上，然后用一次平版曝光将它们打印在晶圆上。

芯片制造商希望尽可能地扩展EUV单一模式。EUV单图版在32nm到30nm间距达到极限，代表5nm左右的节点。

在这样的高度及以上，大约在3nm节点，芯片制造商需要考虑新的选择，即EUV双模式。在双模式，你将芯片特征分割到两个掩模上，并打印在晶圆上。这是复杂和昂贵的，但这也是晶圆厂掌握了193nm光刻技术。

有些人可能想要完全避免EUV双重图案。“现在我们已经接近0.33纳EUV单次曝光的极限，我们正在考虑高纳EUV，”来自法国的工艺工程师Arnaud Dauendorffer说电话他在最近的SPIE掩模技术+ EUV会议上的演讲中说道。

为了避免EUV的双重图案，芯片制造商正在推动3nm及以上的高na EUV。高na EUV有望实现更简单的单一模式方法。

“该工具提供了更多的分辨率。这意味着你可以用它打印更多的特征。ASML系统工程总监Jan van Schoot在会议上表示:“空中图像对比度可以更好地实现局部CD的均匀性。

ASML的首款高na EUV系统EXE:5000，具有8nm分辨率，吞吐量为150 wph。客户发货预计在2023年。然后，在2024年底，ASML将发布一个新版本EXE:5200，其吞吐量为220 wph。

高na EUV的工作原理类似于今天的EUV光刻，但有一些关键的区别。与传统的透镜不同，高na的工具包含了一个变形透镜，在一个方向上支持8倍放大，在另一个方向上支持4倍放大。因此，字段大小减小了一半。在某些情况下，芯片制造商会在两个掩模上处理一个芯片。然后将掩模缝合在一起，打印在晶圆上，这是一个复杂的过程。

新面具
高na EUV也需要新的掩模类型。EUV与传统光学掩模不同。光学掩模由玻璃基板上的不透明铬层组成，这使得它们能透光。

有几种类型的光学掩模，如二进制和相移掩模(psm)。

图2:各种掩模的示意图:(A)常规(二进制)掩模;(b)交替相移掩模;(c)衰减相移掩模。资料来源:维基百科

在二元掩模中，铬被蚀刻在选定的地方，这暴露了玻璃基板。铬材料在其他地方没有蚀刻。在操作中，光打在掩模上，穿过玻璃区域，暴露晶圆。光线无法穿过镀铬的区域。

今天也在使用psm。Fractilia的首席技术官Chris Mack说:“PSM有很多种，但它们都是通过相位来抵消你不想要的光线，从而产生更高对比度的图像。”

今天的EUV掩模是二进制和反射的。EUV掩模和/或坯料由衬底上40至50层薄的硅和钼交替层组成。这就产生了250纳米到350纳米厚的多层堆叠。在叠层上，有一个钌基的覆盖层，接着是一个基于钽材料的吸收层。

图3:EUV掩模的横截面。资料来源:Luong, V.， Philipsen, V.， Hendrickx, E.， Opsomer, K.， Detavernier, C.， Laubis, C.， Scholze, F.， Heyns, M.，“Ni-Al合金作为替代EUV掩膜吸收剂，”应用。科学。(8)， 521(2018)。(Imec，鲁汶大学，根特大学，PTB)

在掩模生产中，第一步是创建基片或掩模坯料。由掩模坯料供应商制造，坯料作为掩模的基础结构。

为了制造EUV掩模坯料，供应商将硅和钼交替层沉积在衬底上。使用光化和光学检测设备检查掩模坯料是否有缺陷。

Lasertec销售光化空白检查(ABI)系统用于EUV掩模空白。使用13.5nm波长，ABI工具具有1nm(高度)x 40nm(宽度)的灵敏度，缺陷定位精度为20nm。

对于高na EUV, Lasertec正在开发一种新的灵敏度为1nm x 30nm的ABI系统。Lasertec美国公司总裁Masashi Sunako在会议上表示:“我们的目标是用10nm来定位缺陷。”

除此之外，该行业正在开发新的3nm及以上的EUV掩模类型。在今天的EUV掩模中，吸收器是一个类似3d的功能，突出在掩模的顶部。在操作中，EUV光以6°角击中掩模。反射可能在晶圆上引起阴影效应或光掩模引起的成像畸变。这个问题被称为蒙版3D效果，可能会导致不必要的图案放置移位。

为了减轻这些影响，EUV掩模需要更薄的吸收器。在现有的EUV掩模中，钽吸收层厚度为60nm。它可以做得更薄，但限制在50nm，这并不能解决掩模效果。作为回应，业界正在开发几种新的EUV掩模类型，如2D、无吸收、高k、无反射和PSM。

EUV psm似乎有最大的动量。这项技术解决了遮罩的3D效果，同时也提高了图像质量与更好的对比度。

但EUV psm可能需要不同的材料。在SPIE掩模/EUV会议上，汉阳大学的研究人员介绍了一种相移EUV掩模，它由基板上的钌和硅交替层组成。钌盖层位于多层结构的顶部，其次是钽硼蚀刻塞，以及作为相移材料的钌合金。

在一篇论文中，Hoya开发了各种衰减相移型吸收器并评估了其性能。Hoya公司的Ikuya Fukasawa在一次演示中表示:“PSM有望带来成像增益。“但为了开发EUV PSM坯料，我们必须满足很多要求。吸收体材料必须具有小的粗糙度和高的耐掩模清洗耐久性。当然，吸收器必须在掩模工艺上蚀刻。”

与EUV psm一样，高k掩模也在研发中。高k EUV掩模类似于今天的EUV掩模。该行业正在探索镍等其他材料，而不是钽吸收剂。较薄的镍吸收剂可以减轻掩膜效应，但这种材料很难使用。

与此同时，初创公司Astrileux最近描述了一种使用钌材料的新型不反射EUV掩模。Astrileux首席执行官Supriya Jaiswal说:“我们的口罩在黑暗地区颜色更深，在清晰地区颜色更亮，总体来说背景照明和泄漏更少。”

Astrileux还描述了一种二维掩模，其中吸收剂被纳入空白。这家初创公司还谈到了一种无aborberless口罩。所有这些都在研发阶段。

目前，芯片制造商将继续为现有的0.33 NA EUV工具使用现有的EUV掩模/空白结构。然后在某个时候，芯片制造商可能会插入0.33 EUV的EUV psm。当高na EUV准备就绪时，芯片制造商可能会使用psm。高k和其他掩模类型也是可能的。

Hoya Group的Hoya LSI总裁Geoff Akiki说:“随着技术的发展，有几种方法，无论是相移、低n还是高k。”“这里真正的诀窍将是整合，并使其在制造业中发挥作用，将其作为产品推出市场。例如，你有像平整度这样的东西，我们花了很多时间担心它。你有缺点，我们都在谈论。在某种意义上，选择所有这些东西就像尝试调优一个进程窗口。这是让你最终能用上的东西，而不是在理想条件下。”

新型口罩设备
同时，一旦掩模坯料制作完成，就会被运送到掩模供应商那里。在掩模供应商处，坯料被打上图案，蚀刻，修复和检查。最后，在面具上安装一层薄膜。

图4:EUV掩模制作步骤。来源:Sematech

首先，掩模制造商使用一种叫做an的系统电子束掩码写入器根据给定的IC设计在掩码上写入模式。多年来，口罩制造商依赖基于可变形状光束(VSB)技术的单光束电子束工具。在操作中，一个掩模被插入到系统中，电子以射击的形式击中掩模。

基于vsb的掩模编写器可用于传统光学掩模。但EUV掩模具有更小更复杂的特征，VSB太慢，无法对它们进行图案处理。

对于EUV和一些复杂的光学掩模，掩模制造商使用多波束面具的作家。IMS Nanofabrication的多光束掩模写入工具利用了262,000个微小光束，这加快了过程。写入时间是恒定的，花12个小时左右的模式所有掩模。

IMS正在研发其第二代工具的新版本。IMS高级顾问Hans Loeschner表示:“对于高na EUV掩模制造，新的MBMW-301工具将提供更多的光束。

NuFlare还在开发一种多波束掩模写入器。这些系统的目标是设计下一代EUV和曲线掩模。该行业还在开发曲线形状的先进掩模使用反光刻技术(ILT)。所谓的ILT掩模对于EUV，特别是高na将变得非常重要。

“ILT掩模是增强工艺窗口的一种方式，以提高晶圆生产工艺对制造变化的弹性，”D2S的Fujimura说。

在制模步骤之后，对掩模结构进行蚀刻和清洗，形成掩模。在生产过程中，掩模上可能会突然出现缺陷。

这可能是有问题的。在光刻工艺中，来自扫描仪的光通过掩模，将所需的图像投射到晶圆上。如果掩模有缺陷，不规则的情况可能会印在晶圆上。这可能会影响芯片的产量，甚至会杀死芯片。

所以在制作掩模的过程中，必须检查掩模是否有缺陷。对于传统的光学掩模，掩模制造商使用光学掩模检测系统。应用材料公司、KLA、Lasertec和NuFlare都在销售这些系统。

光学检测工具也可以检测EUV掩模。光学的问题在于分辨率。在20nm到16nm的半音高分辨率下，它们可能会失去动力。

作为回应，Lasertec最近推出了一种使用13.5nm光源的光化图案掩模检测(APMI)系统。较小的波长使系统能够定位EUV掩模的20nm以下缺陷。

Lasertec还在开发一种用于高na EUV掩模的APMI系统。Lasertec公司的Sunako说:“新的光学系统、探测器和系统设计已经完成。”该工具将于2023/2024年推出。

除了光学和APMI外，客户还可以选择EUV掩模检测。KLA和NuFlare正在开发多束电子束掩模检测工具。

NuFlare正在开发100个光束的多光束检测系统，计划在2023年完成。“灵敏度为15nm。每次口罩检查周期的检查时间为6小时，”NuFlare的杉森忠之说。

总而言之，对于当前和未来的EUV掩模，掩模制造商将使用所有的检测类型——光化、电子束和光学。

和检查一样，口罩的修复也很关键。如果掩模有缺陷，掩模制造商可以使用掩模修复系统修复它们。有两种掩模修复工具，电子束和纳米加工。两者是相辅相成的。

对于高级节点，蔡司推出了一种使用电子束技术的新型掩模修复工具。该系统可以修复掩模和10nm及更小的挤压件上60nm半间距的缺陷。

与此同时，Bruker提供了使用纳米加工技术的面罩修复工具。这些系统包含一个微小的尖端来修复口罩缺陷。

所有掩膜修复工具必须与高级节点的收缩特征和缺陷尺寸保持同步。他们还必须处理各种材料。该公司技术总监Jeff LeClaire表示:“这些工艺的材料独立性对于去除掉落物和其他残余软缺陷污染至关重要，因为材料的性能通常是未知的。力量．

需要:新的抗蚀剂
光阻剂对光刻也很关键。芯片制造商希望电阻具有良好的分辨率[R]，低线宽粗糙度[L]和灵敏度[S]。

该行业已经开发出用于光学光刻的电阻，这属于RLS目标。但EUV抵抗者的情况就不同了。“同时获得所有这三个参数是困难的，因为它们是相互关联的，在一个参数上的改进通常会降低至少一个其他参数-通常被称为RLS权衡关系，”RLS副总裁Rich Wise说林的研究在一篇博客中。

正在生产的EUV电阻基于两种技术——化学放大电阻(CARs)和金属氧化物。用于光学和EUV, CARs涉及一个复杂的过程。当光子撞击扫描器的电阻时，会引起连锁反应。

Wise说:“反应级联的一部分涉及初始光子的化学放大，其中光子首先被转换为几个电子，因此每个入射光子最终会产生几个光酸分子。”“CAR的优势在于，通过增加每个光子产生的光酸分子的数量，可以提高抗蚀剂的灵敏度。然而，这些额外的酸将位于离原始光子位置越来越远的地方，导致图像模糊，这降低了分辨率，增加了线边缘粗糙度。”

金属氧化物抗蚀剂尚不成熟，但也有一些优点。例如，Inpria的金属氧化物光抗蚀剂基于锡氧化物结构，可以更有效地捕获EUV光子。

今天，业界正在寻找一种满足高na EUV RLS要求的抗蚀剂。这项工作仍在进行中。Paul Scherrer研究所(PSI)和ASML的研究人员正在使用干涉EUV光刻系统筛选各种高na的抗蚀剂。研究人员用不同的电阻绘制线条和空间，希望获得8纳米的半音高分辨率。

PSI最近公布了来自未公开供应商的CAR和非CAR抗蚀剂的结果。PSI研发的EUV系统使用约60mJ/cm²的剂量，在13nm半间距处绘制了清晰的线条和空间，但在12nm处遇到了轻微的桥接，在11nm处出现了图案崩溃。PSI的研究人员Timothée Allenet在一次演示中表示:“我们仅仅通过优化底层，就将化学放大抗蚀剂的最终分辨率从12nm提高到了11nm。”

与此同时，在30mJ/cm²的剂量下，分子抗蚀剂在13nm处表现出良好的图像，但在12nm处由于图案崩溃而出现故障。

然后，使用不同剂量的金属氧化物抗蚀剂，在12纳米范围内显示出良好的效果。Allenet说:“在11nm的半间距处，我们有轻微的桥接，然后在10nm处我们有分辨率瓶颈。”

好的一面是，今天的0.33 NA EUV电阻并没有停滞不前，而是在改善。例如，TEL描述了car和金属氧化物抗蚀剂的新工艺。“总而言之，涂布机/显影剂工艺以及优化的底层膜可以改善CAR的图案折叠裕度。优化的衬底层提高了金属氧化物抗蚀剂的缺陷密度、良率和粗糙度，”TEL的Kanzo Kato说。

结论
其他EUV技术也在研究中，比如薄膜。薄膜用于覆盖口罩，防止颗粒落在口罩上。

ASML开发了新的EUV薄膜。同时，Imec的碳纳米管薄膜在ASML的EUV扫描仪上的传输率为97.7%。单壁和多壁膜都很有前途。“两种类型都表现得很好，在CD均匀性、LWR和耀斑的无膜参考上表现出最小的成像差异。Imec技术人员的主要成员Emily Gallagher说:“根据这些薄膜上测量到的EUV吸收率，剂量略有增加，范围在95.3%至97.7%之间。”

其他高na EUV技术正在开发中。芯片制造商表示，无论所有部件是否都已到位，2023年及以后的芯片生产都需要高na EUV。尽管如此，研发成本才刚刚开始堆积。没有多少人买得起这些系统。高钠钠何时会真正投入生产还有待观察。

有关的故事
为什么掩码空格很重要
EUV薄膜终于准备好了
发现，预测EUV随机缺陷
曲线掩模的探索