中文 英语

小功能的高价格


半导体行业对更高数值孔径的推动是由NA和临界尺寸之间的关系驱动的。随着NA的上升,CD下降:λ是波长,k1是过程系数。虽然0.55 NA曝光系统将提高分辨率,但Synopsys的首席工程师Larry Melvin指出,较小的特征总是与一个过程有关,因为……»阅读更多

一周回顾:制造,测试


美国国会批准了CHIPS法案,这是一项两党共同取得的巨大成就,《纽约时报》称其为“几十年来政府对产业政策最重大的干预”。现在被称为《芯片与科学法案》的完整方案已经通过,其中包括520亿美元的半导体产业直接援助,以及240亿美元的税收优惠。此外,该法案…»阅读更多

高na EUV可能比看起来更近


高na EUV有望缩小至埃级,为晶体管数量更高的芯片以及一波全新的工具、材料和系统架构奠定了基础。在最近的SPIE先进光刻会议上,英特尔光刻硬件和解决方案总监Mark Phillips重申了该公司在高端市场部署该技术的意图。»阅读更多

在蚀刻室原位进行ASD工艺


来自TEL技术中心、美洲和IBM研究中心的新研究论文“等离子体基区域选择性沉积用于降低极紫外抵抗缺陷和改善工艺窗口”。摘要:“极紫外(EUV)光刻技术已经克服了重大挑战,成为逻辑缩放路线图的重要推动者。然而,它仍然受到stocha…»阅读更多

为高na EUV做准备


半导体行业正在全速发展高na EUV,但提出这种下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务。阿斯麦公司开发其高数值孔径(高na) EUV光刻线已有一段时间了。基本上,高na EUV扫描仪是当今EUV光刻系统的后续…»阅读更多

基于Marangoni效应的双层大马士革通道优先方法


双大马士革(DD)先经工艺的主要挑战之一是控制沟槽光刻中的临界尺寸(cd)。光刻胶(PhR)厚度从通孔阵列到开放区域呈现变化,这导致CDs的变化:摆动效应。报道了一种经优先工艺的DD平面化过程。双层解决方案用于演示……»阅读更多

AI和高na EUV在3/2/1nm


《半导体工程》杂志与Photronics的技术和战略总监、杰出的技术人员Bryan Kasprowicz坐下来讨论光刻和掩模问题;哈里·莱文森(Harry Levinson), HJL Lithography的负责人;NuFlare的高级技术专家Noriaki Nakayamada;以及D2S首席执行官藤村昭。以下是那次谈话的节选。竞争……»阅读更多

EUV在3nm及以下的挑战和未知


芯片行业正在为3nm及以上的极紫外(EUV)光刻技术的下一阶段做准备,但挑战和未知仍在继续堆积。在研发方面,供应商正在研究各种新的EUV技术,如扫描仪、电阻和掩模。这些将是达到未来工艺节点所必需的,但它们比目前的EUV pro更复杂和昂贵。»阅读更多

多图型EUV Vs.高na EUV


晶圆铸造厂终于开始生产7纳米的EUV光刻,但芯片客户现在必须决定是使用5纳米/3纳米的基于EUV的多模制程来实现他们的下一个设计,还是等待新的3纳米及以上的EUV单模制程系统。该场景围绕ASML当前的极紫外(EUV)光刻工具(NXE:3400C)与全新的EUV系统展开。»阅读更多

掩模,材料和晶圆展望


在2019年上半年放缓之后,芯片制造商和设备供应商在今年下半年面临阴云密布的前景,2020年可能会复苏。但其他关键技术,如材料、掩模和硅片呢?这些对半导体供应链也至关重要,是市场走向的关键指标。2019年上半年,我…»阅读更多

←老帖子
Baidu