中文 英语

计量的薄抵制高NA EUVL


的限制高数值孔径的极端紫外线光刻技术(高NA EUVL)抵制厚度有关。事实上,从当前的后果之一0.55 0.33 NA NA(高NA)是景深(景深)。此外,抵抗特性线间距缩小到8海里一半,有必要限制比例,以避免模式崩溃。T…»阅读更多

覆盖会跟上EUV模式如何


覆盖计量工具提高精确度,而提供可接受的吞吐量,应对竞争的需求在日益复杂的设备。在一个永远不会结束的比赛,产品覆盖公差为尖端设备正在迅速萎缩。在个位数纳米范围3海里的一代(22纳米金属球)设备。新覆盖目标、机器学习和im……»阅读更多

光掩模短缺增长成熟的节点


成熟的节点对芯片需求激增,加上老化photomask-making设备在这些几何图形,引起重大关注整个供应链。这些问题最近才开始浮出水面,但他们为光掩模尤其令人担忧,这对芯片生产是至关重要的。为光掩模制造能力尤其紧28 nm及以上,推高了…»阅读更多

更快的收益率坡道策略5 nm芯片


主要芯片制造商台积电和三星在高容量生产5纳米设备生产和台积电它正在稳步推进计划年底前前3纳米硅。但以满足这种积极的目标,工程师必须确定缺陷和斜坡产生的速度比以前更快了。对付EUV随机缺陷——无重复模式的缺陷,如微桥断了线,或失踪……»阅读更多

高度选择性蚀刻推出下一代芯片


几个腐蚀供应商开始船下一代选择性蚀刻工具,为新的记忆和逻辑设备铺平了道路。应用材料公司是第一个供应商船下一代选择性蚀刻系统,有时被称为高度选择性腐蚀,在2016年。现在,林研究、电话和其他运输工具具有高度选择性腐蚀能力,在准备未来设备苏……»阅读更多

周评:制造、测试


包装ASE、AMD、手臂、谷歌、英特尔、元、高通、三星、微软和台积电已经宣布一个财团的形成,将建立一个die-to-die互连标准和促进一个开放chiplet生态系统。公司还成立批准UCIe规范,一个开放的行业标准建立了一个标准的互连在包级别。UCIe 1.0年代……»阅读更多

准备High-NA EUV


半导体行业正在开发high-NA EUV全速前进,但抚养下一代光刻系统和相关基础设施仍然是一个巨大的和昂贵的任务。ASML发展其大数值孔径(high-NA) EUV光刻线有一段时间了。基本上,high-NA EUV扫描仪是今天的EUV光刻系统的后续……»阅读更多

追求曲线光掩模


半导体产业上取得明显进展高级曲线光掩模的发展,对芯片设计技术,有着广泛的含义在最先进的节点和能力制造这些芯片更快、更便宜。现在的问题是,当将该技术超越niche-oriented地位,加大进入量产阶段。因为你们…»阅读更多

EUV薄膜终于准备好了


经过一段时间的延迟,EUV薄膜是新兴和成为一个关键芯片的大批量生产的要求。同时,极端的紫外线的薄膜景观(EUV)光刻技术正在改变。荷兰阿斯麦公司的唯一供应商EUV薄膜,将这些产品的组装和销售转移到三井。其他人也在开发薄膜EUV,下一代……»阅读更多

周评:制造、测试


芯片制造商和原始设备制造商第三点,对冲基金公布的一封信,称英特尔需要探索其战略选择。这包括芯片巨头的分手。通过雅虎和其他人,这封信说英特尔需要决定“英特尔是否应该保持一个集成的设备制造商”,应该剥离某些失败的收购。这是另一个分析坐……»阅读更多

←旧的文章
Baidu