中文 英语

深入了解先进的DRAM电容器模式:使用虚拟制造的工艺窗口评估


随着设备的不断扩展,由于较小的特征尺寸和较大的工艺步骤可变性,工艺窗口变得越来越窄[1]。在半导体开发的研发阶段,一个关键的任务是选择一个具有较大工艺窗口的良好集成方案。在晶圆测试数据有限的情况下,评估不同集成方案的制程窗口可以…»阅读更多

器件和系统光刻技术的国际路线图


摘要:“背景:半导体芯片性能的计划改进在历史上推动了光刻技术的改进,这预计将在未来继续下去。设备和系统国际路线图有助于行业规划未来。目标:2021年光刻技术路线图显示了未来15年的需求、可能的选择和挑战。脸上……»阅读更多

为高na EUV做准备


半导体行业正在全速发展高na EUV,但提出这种下一代光刻系统和相关基础设施仍然是一项艰巨而昂贵的任务。阿斯麦公司开发其高数值孔径(高na) EUV光刻线已有一段时间了。基本上,高na EUV扫描仪是当今EUV光刻系统的后续…»阅读更多

云中的EDA


西门子业务部门Mentor的Calibre物理验证产品营销总监Michael White分析了对7、5和3nm工艺不断增长的计算需求,为什么从安全性和容量的角度来看云技术越来越有吸引力,以及云技术和新型光刻技术将如何影响新芯片开发的成本和复杂性。»阅读更多

单模式与多模式EUV


极紫外(EUV)光刻技术终于进入量产阶段,但代工客户现在必须决定是使用基于EUV的7nm单模制程来实现他们的设计,还是等待,转而采用5nm的EUV多模制程。每个模式方案都有独特的挑战,这使得决策比看起来更加困难。针对7nm,单一图案…»阅读更多

FD-SOI内部和缩放


[getentity id="22819" comment="GlobalFoundries"]首席技术官Gary Patton与《半导体工程》杂志一起讨论了FD-SOI、IC缩放、工艺技术和其他主题。以下是那次谈话的节选。SE:从逻辑上讲,GlobalFoundries正在生产14纳米的finfet, 7纳米的finfet正在生产中。该公司还准备采用22nm FD-SOI技术和12nm FD-SOI…»阅读更多

EUV会杀死多图案吗?


当我在2010年底第一次开始研究双图版(DP)工具时,已经有人说这可能是一个没有结果的项目,或者至少是一个非常短暂的项目,因为极紫外(EUV)光刻技术即将出现,并将淘汰所有的多图版(MP)。好吧,在我开始这个项目的第七年,我可以清楚地听到马克·吐温的回声,报告……»阅读更多

填充/切割自对齐双模式


David Abercrombie, Rehab Ali, Ahmed hamede - fatehy和Shetha Nolke自对齐双图版(SADP)是一种替代双图版工艺,用于大多数先进生产节点的传统蚀刻-蚀刻-蚀刻(LELE)方法。这两种方法的主要区别在于,在LELE中,布局被分为两个掩码,第二个掩码与resp对齐。»阅读更多

450mm及其他应急措施


在过去几个月的会议上,关于将晶圆尺寸从300毫米提高到450毫米的讨论又重新出现在了演讲和讨论中。今年早些时候,讨论集中在面板级封装上。这些基本上是解决相同问题的相似方法,即晶圆需要更大才能从器件扩展中获得效率。无论这两种方法中的哪一种……»阅读更多

双模自动拼接的缺陷


自从第一个双图案(DP)奇循环误差环在布局上产生以来,设计师们一直渴望一个神奇的解决方案来解决它。传统上,修复奇循环错误的第一种方法是移动一个多边形或多边形边,以增加循环中相邻多边形的间距。或者,你也可以把一个多边形全部移除,或者把它分成两部分。所有的…»阅读更多

←老帖子
Baidu