光刻技术挑战扇出

更高的密度扇出包路由层较好的转向更复杂的结构,所有这些需要更有能力的光刻设备和其他工具。

最新的高密度扇出包迁移向1µm线/空间屏障,这被认为是该行业的一个里程碑。在这些关键尺寸(CDs),扇出将提供更好的性能,但有几个制造和成本达到挑战和打破1µm障碍。此外,在这一点上只有几个客户需要这些高端包。

然而,扇出包装在大容量市场日益活跃。“移动仍然是一个主要增长动力低密度和高密度扇出,”约翰·亨特说,高级工程主管日月光半导体。“汽车将开始回升势头,随着扇出资格等级1和2。和服务器应用程序看到的高端市场的增长。”

扇出的一个关键部分是重新分配层(RDL)。rdl铜金属连接线路或路由层电连接的一部分包到另一个地方。rdl由线和空间测量,指一个金属线的宽度和间距。

图1:再分配层。来源:林的研究

从那里,扇出是分成两个segments-low-density和高密度。低密度扇出由rdl大于8μm线/空间(8-8μm)。用于服务器和智能手机、高密度扇出多层rdl的包,cd 8-8μm下面。一般来说,5-5µm高密度的主流技术,1-1µm下面。

“仍有广泛的扇出类型的技术而言,他们是多么积极的设计规则。很多是由形式因素,你所需要的性能,成本你可以容忍,”副总裁沃伦•弗莱克说全球光刻技术的应用程序Veeco。“临界尺寸较小的再分配层使减少的总数再分配过程水平扇出包。这反过来又降低了包装总成本和提高产量。”

在若干领域成本是一个因素。并不是所有需要高密度扇出。扇出咄咄逼人的CDs是相对昂贵的和有限的高端客户。好消息是,有大量的其他成本更低的包装除了高密度扇出选项。

然后,在另一个方面,客户正在推动包装房屋减少制造成本,尤其是对扇出和其他先进的包。在扇出,有几个流程步骤,包括光刻图案的艺术功能结构。

在包装,有几种不同光刻工具类型,如调整器,直接成像、激光消融和步进。每个技术是不同的各种功能。总之,包装类型为扇出房屋可能会使用不同的工具。

扇出是什么?
扇出包装是一个热门市场。在扇出,死是打包在一个晶片。扇出不需要插入器,使其更便宜2.5 d/3 d。

有三种类型的扇出packages-chip-first /面;chip-first /平;和chip-last RDL第一。

chip-first /面流,晶圆的芯片是第一个加工工厂。晶片转到包装,芯片在哪里的小块。使用死连接系统,死是放在一个临时的载体。

一个环氧模具复合成型模具和载体,形成所谓的重组晶片。然后,rdl内形成一轮重组晶片。

RDL流在一个简单的,铜种子层沉积在衬底上。光致抗蚀剂应用于结构,然后使用光刻图案的工具。最后,一个电镀系统存款包内的铜金属化,形成最终的rdl。

RDL cd取决于应用程序。许多扇出包不需要高级rdl。包在5-5µm以上在可预见的未来仍将是主流技术。然后,在高端,ASE正朝着rdl达到或接近1-1μm。与此同时,台积电发展中扇出0.8与0.4μmμm研发。最终,高端扇出将支持高带宽内存(HBM)。

“有做扇出的不同的方法。我们看到一种趋势,cd越来越小和更具挑战性。铜柱距也越来越小,“总经理Y.C. Wong表示Veeco光刻系统的亚洲业务单元。“通常情况下,主流,rdl 5-5μm以上仍然在生产。我们看到了一些在2-2μm或3-3μm体积小。现在1-1μm只是工程tape-out。所有这一切将驱动5 g起飞,当内存带宽的需求变得更高。这能推动更多的需求2-2μm 3-3μm和下面。”

然而,与所有扇出有几个挑战。“扇出的主要挑战是弯曲/晶片弓。此外,死亡将也会影响晶片平面度和压力的死亡。然后,死转变引起挑战光刻步骤和比对,“说含有杏仁的Pizzagalli,分析师Yole开发署。

成本也很关键。与激进的cd包往往更昂贵。另一方面,与更放松cd包不太贵。在这两种情况下,客户是价格敏感时,集成电路包装。他们想要尽可能降低包装成本。所以,他们想要包装房子压低生产成本。

有故事的另一面。包装客户可能希望与攻击性rdl扇出产品。但是包装必须达到一定体积来证明研发。如果包不能满足体积目标,很难得到一个回报。因此,可能没有一个激励与小rdl搬到一个包。

调整器,步进
可以肯定的是,光刻技术中扮演着重要角色在扇出和其他包装类型。也是重要的工厂,光刻设备用于模式特性在纳米尺度上。与此同时,在包装,光刻技术和其他工具用于过程疙瘩,铜柱、rdl和在矽通过(tsv)。这些结构在μm测量水平。

总的来说,包装的光刻设备市场预计将在2019年达到1.416亿美元,高于2018年的1.287亿美元,根据Yole开发署。大约85%的所有新设备购买包括步进,其次是掩模对准器,不到15%,根据Pizzagalli。

调整器和步进落入一个类别称为光刻或光学光刻技术。为此,这个过程始于一个光掩模。一个设计师设计一个集成电路或一个包,然后转换成文件格式。然后,基于开发的光掩模的格式。

光掩模是一个主模板对于一个给定的设计。面具发达后,运送到工厂或包装。面具是放置在一个光刻工具。光通过掩模工具项目,在设备上的图像模式。

多年来,掩模对准器是主流光刻工具包装。“掩模对准器工作,指导全区域的投影光掩模底物。因为没有减少投影光学,面具必须放置在靠近晶片。因此,该决议是有限的大约3µm线/生产应用程序空间,“业务发展主管Thomas Uhrmann说电动汽车集团。

今天,掩模对准器是用来包,微机电系统和发光二极管。“虽然线/空间需求低于3µm在生产中很难达到,掩模对准器还有其他好处在先进的包装。例如,掩模对准器性能和成本优势领域的碰撞和厚抵抗暴露在高强度和高曝光时间是必须的,”Uhrmann说。

对于更高级的应用程序,不过,这个行业已经迁移到一个叫做步进光刻系统。使用先进的投影光学、步进比对准器有更高的分辨率。

步进转移特性的形象从面具上的一小部分晶片。重复这个过程,直到晶片处理。佳能、鲁道夫,Veeco和其他人在步进的包装市场竞争。

对于许多应用程序来说,包装的房子搬到步进有几个原因。“当我们开始研究步进能做什么,我们可以提供一些戏剧性的改善,“Veeco弗莱克说。“降低cd已经考虑在过去的几年里。紧缩的叠加与cd。现在,更大范围的基质,你必须能够处理。”

与此同时,在工厂,芯片制造商使用波长193纳米光刻系统打印小功能。然而在包装,特征尺寸更大,所以包装这些波长的房子不需要工具。相反,他们使用光刻设备长波长,即436海里(g线路),405 nm (h-line)和365海里(线上)。

在包装,一些步进线上,而另一些人支持更多的波长。例如,Veeco销售所谓的宽带步进,支持所有三个波长436 nm, 405 nm和365 nm。这些都是由宽带频谱水银灯。

图2:Veeco的步进。来源:Veeco

更激进的cd,这步进可调,支持一个“线上”模式,支持功能1-1μm。此外,该工具可以支持“全球健康行动计划”模式,支持功能2-2μm之上。

步进是用来产生一系列IC方案,包括扇出。在扇出,光刻工具帮助形成了rdl。

这些系统还必须处理死亡的转变。如上所述,当死亡是嵌入在重建后的晶片,他们倾向于在流,造成不必要的影响称为死的转变。这影响产量。

作为回应,该行业发展中光刻工具有更好的对齐技术来弥补死的转变。“有两种方法可以解决这个问题。从光刻的角度来看,你可以尽可能正确。你可以调整整个晶片鳞片。你可以调整放大。但这里的假设是一切都以同样的方式转变。如果是随机变化的,那么它是几乎不可能正确,“Veeco宣传说。“对于高端应用程序,人们会努力确保模具不转变。这可以通过将模具和调整模具技术在某些情况下。”

在所有扇出死的转变仍然是一个持续的挑战。另一个挑战是生产rdl。很少或根本没有麻烦,业界正在扇出rdl 5-5μm。甚至2-2μm生产。

成长的挑战随着扇出1-1μm和超越。技巧是,生产不出优质rdl具有良好的收益。

这个行业能够1-1μm。例如,使用一个线上只在步进模式,Veeco 1-1μm展示了决议。步进有一个变量数值孔径(NA)镜头和1 x十字线。

有一些挑战。RDL过程中,铜厚度必须最大化降低金属线的电阻,根据最近的一篇论文从Veeco和Imec。所以,光刻胶的比例必须最大化。反过来,这需要光刻工具有一个很大的景深来处理高扇出的变化,根据纸。

与此同时,其他人只提供线上系统。例如,佳能最新的线上工具功能0.24 NA透镜,使决议在μm≤0.8。

“尖端1µm先进包装过程需要使用化学放大抗拒,只是由于他们的照片我敏感波长酸发电机属性。所以它需要线上接触光实现小于1µm决议,“营销经理道格·谢尔顿说佳能。“客户请求宽带曝光将针对粗糙模式层使用成熟DNQ抗拒对线上的敏感性和h-line抗拒,不是g线路。对于这些不太具有挑战性的应用,我们可以准备一个系统,一个选项,允许宽带i / h-line接触来提高吞吐量为粗糙的过程。”

所以,肯定可以把rdl超出1µm使用今天的技术,但仍不清楚。这是一个争论的主题包装行业。不过,不管步进式在超越1-1μm有几个挑战。光刻工具当然是有能力,但也有其他问题当前RDL流。

“当你得到下面1-1μm,你开始不是光刻技术相关的其他问题,这将限制采用的速度,“Veeco弗莱克说。“只要一小部分种子层铜线的宽度,它太棒了。当你得到小于1μm,种子层是一个重要的谱线宽度的百分比。因此,你开始产生问题。”

简单地说,传统的RDL过程提出了超越1-1μm作为一个潜在的障碍。“这将是一个真正的挑战的产业转型,”弗莱克说。

行业是看着其他流程流,即双波纹。多年来,芯片制造商使用波纹的过程使铜在芯片互联backend-of-the-line (BEOL)晶圆工厂。

在双波纹,流程步骤类似BEOL和包装。在包装、绝缘层沉积在设备上。然后,一条图案蚀刻和海沟充满了铜。

对于包装,波纹流的工作方式,并有可能将rdl 1-1μm之外。“这伟大的工作,但它只是贵了。有一个技术解决方案,但它可能不是一个具有成本效益的解决方案,”弗莱克说。

台积电是探索波纹的过程,但它可能过于昂贵的大部分时间。行业需要一个具有成本效益的突破的领域。

激光成像,消融等
激光直接成像是另一个包装的光刻技术。激光成像像直写或无掩模光刻技术。它直接写功能没有面具的死,从而降低包装成本。

Orbotech和屏幕卖激光直接成像系统。十技术也已经开发出一种激光直接专利技术。

激光成像可以在扇出解决模具转移问题。如上所述,第一步是使重建后的晶片。然后,死后被放置在晶片使用死连接系统。

“这里的问题发生。当你把芯片,芯片不完美的彼此。很难保持芯片正是我们希望他们在几微米,“十的首席技术官蒂姆•奥尔森说。

那是十的自适应模式技术适合的地方。ASE,投资者在十,生产才会扇出产品基于这个模式技术。

图3:m与传统eWLB扇出源:日月光半导体

十的技术由一个流程流和四个modules-wafer预科,panelization,扇出和完成。它使扇出包与多层5-5μm细rdl的研发。

在晶片预备,你板铜特性的死亡。panelization步骤中,死后被放置在一个重组的晶片使用高速系统的速度每小时28000芯片。相比之下,传统模具粘合系统运营时速2000芯片或更多。

从那时起,每一个模具的实际位置测量晶片使用检查技术。“死测量检验执行的最后一步panelization过程和实时设计用于每个小组在制造业,”奥尔森说。

然后,开发rdl chip-first, die-up流。在曝光步骤,系统重新计算RDL的模式,以适应每一个死每一晶片的转变。这需要28秒。整体吞吐量是120片一个小时。

“适应性模式是一个系统设计的自动补偿自然变异在制造业而不是专注于消除所有的变化,”奥尔森说。“在一个典型的应用程序中,设备可以随60μm“X”和“Y”通过芯片连接,成型和其他流程步骤。自适应模式去除97%的变化自动通过实时设计生产,使有效互连公差低于2μm。下一代的适应性发展模式将支持2μm特性,扩展0.8μm路线图。”

然后从十使用相同的技术,ASE计划加大panel-level扇出在2019年或2020年。ASE的panel-level扇出也会使用自适应模式。

同时,发现MicroTec开发干燥模式技术被称为激光消融。发现“准分子消融步进与mask-based模式结合消融。它能够与2-2μm 3μm线/空间作品。

“准分子激光消融是直接切除材料使用大功率紫外准分子激光源的特点。典型波长308 nm、248 nm和193 nm,”马库斯·阿伦特说,总裁和总经理的光子系统发现。“准分子消融瞬间变换兼容的目标材料(如聚合物、有机电介质)从固相到气相和副产品(即亚微米干碳粒子),导致没有热影响区和更少的碎片。”

的工具,发现是关注wafer-level过程。此外,它开发了一种双波纹RDL流与其他技术研发。

“产品路线图包括许多新项目”,阿伦特说。“然而,这两个最值得注意的是:1)一个新的大字段,high-NA投影透镜实现生产2μm L / S,和2)dual-laser版本允许更大的扫描波束大幅增加吞吐量和减少所有权成本。”

布鲁尔科学与此同时,另一种方法。它使用一个模具复合薄膜,就像一个模板,这地址转移死亡。“这是一个替代环氧模具化合物,“罗摩Puligadda说,布鲁尔先进技术的执行董事。“你pre-form模板,你想要在硅蛀牙。”

显然,不乏创新的石印包装解决方案。但这需要一些远远超出1-1μm突破。即使行业数据,它必须满足规范要求客户成本。这些因素将使这个行业忙一段时间了。

有关的故事

2.5 d / 3 d,扇出包

向高端扇出

扇出战争开始