Wirebond技术转

几年前,许多人预计的一个年长的互连包装技术称为线结合,促使需要更先进的包装类型。

这些预测是错误的。当今半导体工业使用几种先进的包装类型,但线结合多年来被改造和包装依然是主力。例如,先进半导体工程(ASE),世界上最大的外包半导体装配和测试(OSAT)供应商,目前有近16000线粘合机的安装基地生产几包类型。

发达国家早在1950年代,一个引线接合器类似于高科技缝纫机针一个芯片使用细小的电线连接到另一个芯片或衬底。线焊接主要被用于低成本遗留包、中档包,内存模叠加等。

图1:超细钢丝粘合。来源:Kulicke &本。

现在,wirebond市场升温,汽车等传统应用程序,以及等新领域3 d与非。Wirebond还用于高级包装。“我认为大约75%到80%的包仍然wirebonded,”Jan Vardaman表示TechSearch国际。“个位数增长,但仍有一些增长段。例如,wirebond闪存。一些新的传感器将使用wirebond。一些包实际上wirebond和倒装芯片内部。”

但线焊接有其局限性。它不会接管ic封装的世界里,随着技术有一些著名的I / O问题。对于许多高性能芯片,钢丝粘合耗尽了蒸汽和客户需要更高级的包类型。

事实上,一些传统wirebond-based应用程序迁移到新的包类型。但线焊接不是静止和工具继续进步。“Wirebond继续增长,尤其是对于铜线键合,”斯科特Chen表示,负责工程的副总裁日月光半导体在台湾的钟李设施。

总之,钢丝粘合的死亡是夸大事实。“在某些硅节点,你不能简单地采用先进包装如倒装芯片和wafer-level,“爱德华•Fontanilla表示产品和技术营销副主任新科金朋。“有时候,wirebond仍然有成本和可靠性方面的优势。”

芯片的客户已经习惯了线成键的功能和限制,但现在有许多人看竞争技术。帮助行业有所了解wirebond向何处发展,半导体工程采取了看技术和一些关键市场,特别是智能手机。

线焊接是什么?
Wirebond是一个成熟的市场,预计将增长2.4%,从2014年到2019年,分析师表示。但wirebond包装仍然是一个大型企业,每年价值约130亿美元至150亿美元,分析师表示。

模拟和汽车,wirebond两个更大的司机,都以每年3.9%的速度增长。计算将下降6.6%,但传感器是上涨了15.2%,他们补充说。

同时,金属焊接的一个主要互连技术在包装。其他包括倒装芯片,wafer-level包装巨头(),和在矽通过(tsv)。

在高端,行业继续增加2.5 d/3 d芯片使用tsv。然后,在中档高端,客户使用巨头如扇入和扇出。巨头包括包装一个集成电路虽然还在晶片上。

在倒装芯片,一片小疙瘩或铜柱形成的芯片。设备翻转,安装在一个单独的模具或董事会。死或董事会由铜垫。上的肿块或支柱土地铜垫,形成一个电气连接。

图2:倒装芯片BGA包。来源:凸版印刷

线结合、历史最悠久、成本最低互连方案,执行使用ASM太平洋的引线接合器,K&S等等。粘合机是用来制造各种包types-BGA PDIP, QFN SOIC和TSSOP等。

基本上有两种主要类型的钢丝bonders-ball键和楔形键。“超过90%的市场使用球键合,“ASE的陈先生说。“楔键用于离散产品和电力设备重线。”

在简单的wirebond流,芯片是第一次附加到一个框架或衬底。然后使用引线接合器,线被送入毛细管从一轴系统中。热创建一个微小的球的线。使用武力,焊机焊接在债券垫球。系统循环线,然后缝合。最后,一个模塑料覆盖电线。

图3:TI的铜线键合的过程。

直到2010年,该行业主要用于黄金线路wirebond-based包。但当黄金价格飙升,该行业从黄金迁移到铜线。铜比黄金便宜,使芯片制造商降低包装成本。

然而,铜比黄金更加困难。反过来,这需要更高的结合力,这可能会导致损害债券垫。此外,铜在一定温度下发生氧化。

今天,大约70%的wirebond-based包使用铜线,而其余部分由金银连接共享。“银高于铜的成本,但低于黄金,”陈说。“大部分银导线用于内存包。”

黄金线路仍在许多应用程序中使用。“一些应用程序更保守。他们需要更长的时间证明,如汽车,”他说。“他们需要更多的时间来证明设备可以转化成铜线。但对于一些设备,他们不想做出改变。”

无论如何,钢丝粘合是有限的。“Wirebond支持低销数设备。它可以支持多达700到800 I / o,但实际线数超过1000线,”他说。

十年前,钢丝粘合的债券垫距从80年到100年µm有限。随着时间的推移,引线接合器有所改善,使债券从40到37µm音高。

说:“丝焊机器精益求精Adrian Arcedera高级副总裁微机电系统、传感器和wirebond BGA产品公司。“让我们所做的不仅是处理小钢丝直径债券垫收缩,但它也可以让我们有更好的循环控制。”

不过,钢丝粘合机被要求执行更复杂的任务更好的球,导致一些吞吐量的挑战。“因为(钢丝粘合)有所改善,功能有所改善,“Arcedera说。“但我们也保持挑战性的机器。我们的机器做一个弯曲或循环一览无余。现在,我们正在放缓下来。”

总之,顾客的选择。他们可以坚持wirebond或看倒装芯片,巨头或TSVs-or做的一切。还有一些人可能从wirebond移动到其他技术。“有些客户从wirebond产品迁移到先进的包装。一些需要更严格的可靠性,”新科金朋Fontanilla说。“我们也有laminate-based wirebond。(有些人可能)转换为高级包装,如倒装芯片和wafer-level。这是wirebond的威胁。”

在iPhone 7
线焊接用于多个应用程序,汽车是一个通常出现在我的脑海里。“在汽车,我们使用标准的包装设备和工艺标准,“Fontanilla说。“汽车和商业市场的唯一区别是质量和过程控制。汽车是更严格的质量而言,过程和可靠性。”

汽车客户也不愿意做出改变。给定的socket可能使用相同的芯片和包类型多年。然而,这并非总是如此。“一些客户正在考虑高可靠性产品像自动驾驶员辅助系统(ADAS)。而不是wirebonding,他们可能使用一个晶圆级产品,”他说。

然而,这是一个不同的故事在智能手机。下一波的智能手机需要新芯片位于小和薄包。

图4:iPhone 7的框图。Source-TechInsights

例如,智能手机通常包含package-on-package(流行)技术为应用程序处理器。流行栈两个单独的包在彼此之上,使用倒装芯片相连的过程。

在流行,内存包上面,而应用程序处理器包是在底部。一个内存包可以包含一个或更多的死亡。基本上,内存死连接到使用钢丝粘合衬底。

许多智能手机oem坚持流行,随着技术的成熟和不贵。但是流行的蒸汽在厚度在0.8毫米左右。

寻求取代流行,业界正致力于一个名为高密度扇出的先进包装技术。在扇出,互联是分散,使更多的I / o。

苹果的iPhone 7是高密度扇出的最显著的例子。台积电让苹果的A10为苹果应用程序处理器在铸造的基础上。基于16 nm finFET过程中,苹果的A10设在台积电的扇出技术,被称为集成扇出(信息)。信息,A10设在一个包和厚度从0.33毫米到0.23毫米,根据。

信息就像一个流行包,包内存驻留在顶部和底部的应用处理器包。在一些扇出配置,内存死亡堆积和连接到通过钢丝粘合衬底。通常,银布线是用来连接内存堆栈死去。银布线相对柔和,从而降低垫损坏的风险。

图5:流行巨头与输出端。来源:TechSearch

与此同时,在iPhone 7中,有四个LPDDR4更快死亡。模具不叠加,而是分布在包,让整个包高度最低,根据。

“一些巨头扇出使用wirebond和一些不,”新科金朋的Fontanilla说。“有时候,他们有一个wirebond和倒装芯片内部的包。”

事实上,流行和扇出可以使用几种互连技术的结合,它有时被称为“混合包装。”此外,system-in-package (SIP)产品也可以使用混合包装。“内包,很复杂。将结合wirebond,倒装芯片和wafer-level ASE的陈先生说。

不过,一般混合包装增加了成本和复杂性的制造方程。另一方面,混合包装是有意义的。例如,在一个智能手机,使用扇出应用程序处理器性能的原因。

但是智能手机还包含其他设备,比如MEMS微控制器和射频芯片。他们也由被动元件。大多数这些芯片不需要高级包成本reasons-wirebond适用和便宜。

图6:混合包装。来源:Kulicke &本。

叠加与非
为应用程序处理器,DRAM堆栈仅限于四个死。为了节省成本,迁移到一个3 d DRAM技术,如高带宽内存(HBM)。但HBM智能手机太贵,至少现在是这样。

NAND闪存是一个不同的故事。一般来说,智能手机包含独立的NAND闪存芯片数据存储。一个标准的iPhone 7 128 gb的闪存。使用传统的平面与非,电话栈16 128 gbit死,据。

评论NAND堆积在一般情况下,托尼•Veches微米技术,计算DRAM产品工程主管说:“NAND栈通常局限于16高wirebond技术。使用这种技术,没有机械限制多少死可以堆叠。但我们确实遇到限制基于信号完整性和功率输出。会根据具体的死和应用。”

还有其他挑战。例如,NAND堆栈必须满足一定的概要文件的要求。但是随着你堆栈更死,烟囱高度的增加。

保持在规格内,包装的房子可能需要减少每个模具使用一个具有挑战性的过程称为晶圆厚度变薄。”例如,在10死栈,你只需要50µm晶片厚度。当你16岁死去,你将需要30µm,“新科金朋Fontanilla说。

不过,苹果可能已经解决了这个问题。一些高端的iPhone使用3 d NAND 7模型,使薄eight-die堆256 gbit死了,据。

3 d NAND堆栈可能wirebonded在黑板上。与2 d NAND不同,这是一个平面结构,3 d NAND由多层组成,这反过来,密度增加。

更多的芯片和传感器
与此同时,智能手机也包含了大量的其他芯片,如音频集成电路、fpga、LCD控制器,单片机,微机电系统等。

许多这样的芯片需要低调的包在高度小于0.5毫米。“所有这些组件需要符合液晶显示器下面,“公司的Arcedera说。“他们还需要薄。”

为此,有几种包装选项table-extremely-thin,小模数BGA (XFBGA);QFN;和巨头。

扁平无铅(QFN)是一个古老但流行包类型,它使薄和廉价的形式因素。QFN,铜框架或引线框架放在死去。引线框架已经垫的四个方面。使用引线接合器、电线连接和针模具垫。

图7:QFN。资料来源:维基百科

基于线结合,XFBGA是另一个竞争者。不像QFN XFBGA包使用复合基质,不是引线框架。巨头有一扇入技术”,在I / Os被放置在焊料球,使微小的包。

问题是,QFN有限的路由功能。直到最近,XFBGA仅限于高度约0.45毫米。“倒装芯片CSP(设计)能克服这些技术问题,并提供另一种有效的解决方案,”说Yeonho崔主任层压板产品公司,在一份白皮书。”,但它需要一个碰撞过程的死,这是一个主要成本,特别是在模具设计不允许用户使足够便宜碰撞和under-fill方法。”

为了解决这个问题,公司已经开发出一种低调XFBGA技术。它设计了一个最大0.40毫米高度XFBGA装配过程。公司是指技术ChipArray球阵列(CABGA)。

图8:XFBA。资料来源:公司

公司和其他OSATs也提供巨头竞争QFN和产品。“我们正试图给我们的客户选择,“Arcedera说。“传统上,这个厚度是一个wafer-level CSP驻留的地方。(CABGA)允许我们的客户,他们传统上发达wirebonded设备,与wafer-level解决方案。”

这对集成电路设计者提供了一些优势。“他们已经建立他们的设计库wirebonded产品。他们可以重用这些设计库来创建一个芯片速度和辊在倒装芯片的市场与完全改良它的应用程序。相反,我们提供设计师的能力继续与他们wirebond产品更长一段时间,”Arcedera说。

此外,今天的智能手机将传感器。事实上,苹果公司的iPhone 7包含以下传感器types-fingerprint、加速度计、陀螺仪、距离、指南针和晴雨表。

传感器是钢丝粘合一大推动力,倒装芯片巨头。“不同的传感器有不同的流程要求,”新科金朋Fontanilla说。

OSATs看到几个传感器领域的增长,特别是为ID应用指纹传感器。总的来说,指纹传感器的智能手机市场增长从2013年的2300万辆至6.89亿辆,2016年210%的增长速度,根据Yole开发署。但在智能手机放缓,指纹传感器市场从2016年到2022年预计将增长19%,据Yole。

传感器需要更小和更薄的形式因素。“指纹传感器,所面临的挑战主要是mold-to-die间隙。一些客户需要更高的间隙。一些客户需要薄的间隙。薄间隙是挑战的一部分,我们需要做一些额外的步骤来获得准确的间隙,”Fontanilla说。

一段时间,新科金朋一直在增加其包装传感器的能力。日月光半导体公司和其他人也追逐市场。显然,汽车、手机、传感器和其他市场将继续驱动线结合,从而保持技术相关的。

有关的故事
押注Wafer-Level扇出
芯片制造商关注包装,以减少路由问题在10纳米,7海里。工具和方法论的鸿沟仍然存在。
2.5 d,扇出便宜
标准、新材料和不同的方法正在发展驱动2.5 d, 3 d-ics和扇出成为主流。
包装的战争开始
OSATs和铸造厂开始发行和投资在准备主流multi-chip架构。