EUV在3nm及以下的挑战和未知

芯片行业正在为3nm及以上的极紫外(EUV)光刻技术的下一阶段做准备，但挑战和未知仍在继续堆积。

在研发方面，供应商正在研究各种各样的新产品EUV技术，如扫描仪，电阻和掩模。为了达到未来的工艺节点，这是必要的，但它们比目前的EUV产品更复杂、更昂贵。例如，ASML正在开发新的EUV扫描仪，其中包括每台售价超过3亿美元的下一代系统。到目前为止，还不清楚这些系统是否会按时到达。

与此同时，三星和台积电已经在7纳米和5纳米的生产中使用了当前一代的EUV，英特尔也准备首次部署它。位于晶圆厂的EUV光刻扫描仪在13.5nm波长的芯片上显示图案。EUV和其他设备帮助芯片制造商减少每个节点上芯片的特征尺寸，使更多的晶体管可以封装在一个芯片上。

三星和台积电正准备在2022年将EUV用于3nm工艺，并在随后的2nm工艺生产中使用EUV。此外，DRAM厂商正在将EUV技术投入1nm节点的生产。除此之外，未来是不明朗的。开发下一代EUV技术是一项艰巨的任务。

在设备端，芯片扩展还将持续多久，以及它将以多快的速度发生，都是不确定的。1nm节点已经在路线图上了，但目前还不清楚这有多现实。这一行业有可能实现1nm甚至更远的扩展，但芯片制造商也在用先进的封装选项来对冲风险。

他们还在推进EUV的下一阶段。这些发展包括:

• 明年，ASML将推出其当前EUV扫描仪的升级版本，并将另一个系统添加到路线图中。
• ASML发布了下一代EUV扫描仪的新路线图，称为高na EUV。
• 新的EUV电阻和掩模正在研发中。
• 一些供应商正在开发新的euv相关设备。

新型EUV扫描仪
在一般的工艺流程中，芯片制造商设计一个集成电路，并将其转换为文件格式。然后，在掩模设备中，根据该格式制作掩模。掩码是IC设计的主模板。

在晶圆厂，掩模和晶圆被插入到光刻扫描仪中。一个光致抗蚀剂晶圆上应用了一种感光材料。在工作中，扫描仪产生光，光通过系统中的一组投影光学器件和掩模传输。然后光线照射在抗蚀剂上，在晶圆上形成图案。

多年来，芯片制造商使用基于光学的193nm波长光刻工具来绘制芯片中的高级功能。通过多种制版工艺，芯片制造商将193nm光刻工艺扩展到7nm。但在5nm工艺下，使用这些技术太复杂了。

“原则上，你可以用光学光刻技术HJL Lithography的负责人哈里·莱文森(Harry Levinson)说。“但如果你只是计算屏蔽步骤的数量，比如说，一个5nm的代工节点，它超过100个屏蔽步骤。但出于多种原因，这是行不通的。”

这就是EUV适用的地方。经过多年的拖延，EUV光刻终于投入生产了。EUV简化了工艺，使芯片制造商能够在7nm及以上的工艺上对最困难的特征进行刻印。如今，芯片制造商正在使用ASML最新的EUV扫描仪NXE:3400C进行生产。该系统采用0.33数值孔径(NA)透镜，分辨率为13nm，通量为每小时135至145片(wph)。

EUV很复杂。在操作中，产生激光脉冲。在该系统中，脉冲高速撞击微小的锡液滴，产生光子。光子从扫描仪内的几面镜子上反射回来。然后，光子从掩模反射到晶圆上模式．

EUV可以工作，但这个过程有时会导致随机或不必要的变化．如果在此过程中发生意外，EUV会导致芯片随机缺陷。

在EUV工艺过程中，颗粒会落在掩模上，导致晶圆上的打印缺陷。这就是芯片制造商想要薄膜这是一种覆盖和保护口罩的薄膜。但是EUV薄膜还没有准备好，芯片制造商已经进入了没有EUV薄膜的生产。

正常运行时间是另一个问题。最新的193nm扫描仪的吞吐量高达295 wph没有停机时间。EUV的平均正常运行时间为84%，但90%及以上是常见的。“平均和变化都需要进一步提高，”的产品经理Eric Verhoeven说ASML他在最近的一次演讲中说。

尽管如此，在2018年，ASML的0.33 NA EUV扫描仪被插入到7nm的生产中。在7纳米工艺中，芯片制造商正在使用EUV来设计从40纳米开始的芯片特征。

供应商正在使用基于euv的单一模式方法。这个想法是把芯片特征放在一个掩模上，然后用一次平版曝光将它们打印在晶圆上。

芯片制造商希望尽可能扩展EUV单一模式，因为这是一个简单的过程。EUV单图版在32nm到30nm间距达到极限，代表5nm左右的节点。

在这样的高度及以上，大约在3nm节点，芯片制造商需要寻找新的选择。第一个选择是EUV双模式．对于第二种选择，ASML正在开发一种高na EUV扫描仪，这是一种全新的系统。ASML的高NA EUV系统仍在研发阶段，它采用了新的0.55 NA镜头，分辨率为8nm。

但高na系统既复杂又昂贵，在晶圆厂引入新工具会带来一些风险。此外，该系统还不能在2022年完成3nm的初始阶段。High-NA预计将于2024年投入生产。

因此，芯片制造商可能别无选择，只能部署EUV双模式。在双模制中，将芯片特征分割到两个掩模上，并将它们打印在晶圆上。这既复杂又昂贵，但这也是晶圆厂已经掌握的东西，因为EUV延迟了很长时间。

该公司高级技术专家Doug Guerrero表示:“这与193nm浸入式多模式技术类似布鲁尔科学．“毫无疑问，这将是EUV的第一条道路。已经有小组在研究EUV多模式策略。此外，进步不会是过去的线性进步。”

EUV双模式需要更多的工艺步骤，这影响了扫描仪的吞吐量。因此，芯片制造商需要更快的EUV系统。作为回应，ASML在其路线图上增加了两个0.33 NA EUV扫描仪。这些升级后的系统是当前扫描仪的更快版本。

第一个系统称为NXE:3600D，吞吐量为160小时/小时。该工具预计将于2021年年中推出。下一个工具的吞吐量为220 wph，计划于2023年推出。

在某种程度上，EUV多重图案将变得过于复杂。这就是为什么芯片制造商正在推动3nm及以上的高na EUV技术。这将使他们能够恢复到更简单的单一模式方法。ASML高级首席架构师Jan Van Schoot表示:“高na降低了工艺复杂性。“通过去除多次曝光，总模版成本降低了10%以上，晶圆周期时间降低了20%以上。”

第一款高na工具名为EXE:5000，吞吐量为185 wph，预计将于2022年推出。ASML在路线图中增加了一个新的高na系统。EXE:5200是2024年推出的更快版本。

高na不同于目前的EUV扫描仪。与传统的透镜不同，高na的工具包含了一个变形透镜，在一个方向上支持8倍放大，在另一个方向上支持4倍放大。因此，字段大小减小了一半。在某些情况下，芯片制造商会在两个掩模上处理一个芯片。然后将掩模缝合在一起，打印在晶圆上，这是一个复杂的过程。

将高na投入生产是一项艰巨的任务。“关于挑战，简单的答案是一切，”布鲁尔科学公司的格雷罗说。“在我看来，也许传统的多层堆栈方法可能甚至不是模式的方法。可能需要新的无阻力工艺。成本是另一个问题。如果现在有5个人能买得起EUV，又有多少人能买得起高na的工具呢?”

KeyBanc的数据显示，每台高na扫描仪的成本约为3.186亿美元，而目前EUV扫描仪的成本为1.534亿美元。

新型抗蚀工艺
除了扫描仪之外，观察EUV生态系统的其他部分也很重要，即光阻以及如何将它们沉积在晶圆上。

这发生在模式化过程之前。在流程中，晶圆被插入一个称为涂布器/显影器的系统中。该系统将光刻胶材料倒在晶圆上。晶圆被旋转，导致电阻覆盖晶圆。

从那里，晶圆被运送到光刻扫描仪进行图形化。然后，晶圆被转移到晶圆厂的其他设备进行加工。

图1:典型光刻加工步骤序列的示例。来源:Chris Mack, Fractilia

然而，EUV抗蚀剂是基于两种技术——化学放大抗蚀剂(CARs)和金属氧化物。EUV拒绝在当前节点上工作，但仍有改进的空间。

“目前0.33 NA EUV暴露的基线是有机CARs。有机抗蚀剂受到抗蚀剂模糊的影响，这限制了扫描仪提供的图像的分辨率。简而言之，有机抗蚀剂无法捕获当今EUV扫描仪所提供的固有更好的光子模式，甚至远未达到高na EUV的最低分辨率用例。林的研究．“十多年来，自旋金属氧化物材料已经证明了比有机CAR变体具有更高的吸收率和更好的抗模糊性能。然而，尽管分辨率有所提高，但这些材料仍难以创建具有fab自旋涂层技术所需的适当稳定性和缺陷的系统。”

还有其他问题。“EUV光刻的图案缺陷仍然是一个问题，其高分辨率性能尚未得到充分利用。为了进一步缩小半导体在未来的模式，一个主要的问题是如何减少这些缺陷，”Makoto Muramatsu，工艺工程师说电话他在最近的一篇论文中写道。其他人对这项工作做出了贡献。

在本文中，TEL讨论了解决这些问题的方法，至少是在流程的涂布器/开发人员部分。对于使用CARs的线条和空间，TEL描述了一种新的冲洗和底层优化技术。该技术可以防止模式崩溃，从而提高纵横比。这反过来又提高了线宽粗糙度，为更好的图案转移和改进的缺陷预防提供了更多的蚀刻余量。

金属氧化物抗蚀剂也存在涂布机/显影剂问题。在含金属层的制造过程中，晶圆的斜面和底部会受到污染。对于涂布/显影工具，TEL开发了一种防止金属污染的新技术。为了提高CD均匀性，研制了一种新型曝光后烘烤(PEB)模块。

在旋转涂层中，还有其他问题。在此过程中，大部分抗蚀剂材料从晶圆上脱落，浪费掉了。有一个解决方案。在研发方面，Lam正在开发一种干燥抗蚀剂技术，可以取代涂布机/涂胶机。在Lam的技术中，化合物在沉积系统中进行处理，从而产生了一种新的金属EUV抵抗剂。而不是旋转涂层，电阻沉积在晶圆上的沉积系统，这减少了在晶圆厂的电阻浪费。

干抗蚀剂工艺可用于目前的EUV和高na。Lam的Wise说:“干式光刻胶打破了湿式光刻胶在分辨率和稳定性或缺陷上的平衡。”“通过在曝光前不久在干燥工艺室中形成抗蚀剂，我们能够专注于光敏性，而不是在溶液中的稳定性。通过在干燥环境中处理材料，我们不受材料约束，如粘度和附着力，影响湿抗性。干式光刻胶允许在涂层和显影过程中进行广泛程度的调整。我们可以在工具上修改过程，而不是在实验室中重新配制材料，将其存储在溶液中等待曝光。这使得我们能够独立且快速地修改特性，例如在旋转涂层环境中修改更具挑战性的薄膜厚度。干式光刻胶加工(涂布和显影)固有地比湿式工艺具有更高的材料利用率。旋转涂层会导致晶圆边缘的大量材料损失，无论是在旋转涂层中浪费了抗蚀剂材料，还是在湿法开发中浪费了溶剂。”

新的蒙版和空白
光掩模是光刻技术的另一个重要组成部分。今天的传统光学掩模由玻璃基板上的不透明铬层组成。

相比之下，EUV掩模由衬底上40到50层薄的硅和钼交替层组成。这就产生了250纳米到350纳米厚的多层堆叠。在叠层上，有一个钌基的覆盖层，接着是一个基于钽材料的吸收层。

EUV掩模工作在7nm和5nm。但在3nm及以上，将需要新的EUV掩模类型。在今天的EUV掩模中，吸收器是一个类似3d的功能，突出在掩模的顶部。在操作中，EUV光以6°角击中掩模。反射可能在晶圆上引起阴影效应或光掩模引起的成像畸变。这个问题被称为蒙版3D效果，可能会导致不必要的图案放置移位。

图2:EUV掩模的横截面。资料来源:Luong, V.， Philipsen, V.， Hendrickx, E.， Opsomer, K.， Detavernier, C.， Laubis, C.， Scholze, F.， Heyns, M.，“Ni-Al合金作为替代EUV掩膜吸收剂，”应用。科学。(8)， 521(2018)。(Imec，鲁汶大学，根特大学，PTB)

为了减轻这些影响，口罩需要更薄的吸收剂。在EUV掩模中，钽吸收层厚度为60nm。你可以把它做得更薄，但它在50nm时达到了极限，这并不能解决掩模效果。

因此，该行业正在开发两种新的EUV掩模类型-高k和相移。目前仍在研发的高k EUV掩模类似于今天的EUV掩模。该行业正在探索镍等其他材料，而不是钽吸收剂。较薄的镍吸收剂可以减轻掩膜效应，但这种材料很难使用。

相移EUV掩模，也在研发中，类似于现有的EUV掩模。不同之处在于，一种所谓的“低氮”材料将取代钽作为吸收体。

在相移过程中，来自扫描仪的光照射在掩模上。部分但不是全部的光被挡住了。“它不阻挡的东西与其余的光不相。你会得到相位干涉效应，它会变得更暗。这往往会让你的图像更好一点，更陡一点，对比度更高一点，”Fractilia的CTO Chris Mack说。

尽管如此，制作各种类型的EUV掩模是一个具有挑战性的过程。在掩模生产中，第一步是创建基片或掩模坯料。由掩模坯料供应商制造，坯料作为掩模的基础结构。

图3:EUV掩模的制作。来源:Sematech

为了制造EUV掩膜空白，供应商使用离子束沉积系统。在操作中，在系统中放置一个衬底。然后产生离子束，将硅和钼交替层沉积在衬底基底上，形成多层EUV掩模坯料。

这里有一些挑战。公司工艺工程经理Katrina Rook表示:“随着EUV技术向大规模生产和更高节点的发展，对提高EUV反射率、中心波长均匀性和有效反射面深度等多层特性的需求不断增加。Veeco，在一篇论文中。“一个完美的Mo/Si多层理论最大反射率为73%，而实验值不超过67%至69%。单个Mo和Si层之间的界面质量被认为是获得最佳EUV反射率性能的关键。”

在EUV掩模空白中，Veeco发现界面层的粗糙度值为80至90皮米，混合层厚度为0.5nm至1.9nm。Veeco表示，粗糙度不会影响反射率，但材料的混合可能会导致反射率下降约4%。

有一个解决方案。通过调整沉积工具，Veeco可以将混合深度降低20%至30%。这可使多层叠置的反射率提高1% ~ 3%。

一旦EUV掩模坯料被显影，它是检查缺陷使用光化和光学检测系统。光化检测使用与EUV扫描仪相同的13.5nm波长。

EUV掩模制作
一旦掩模坯料制成，它就被运送到掩模供应商，在那里制作掩模。毛坯被打上图案，蚀刻，修复和检查。最后，在面具上安装一层薄膜。

制作口罩的关键步骤是模式．一种称为电子束掩模写入器的系统根据给定的IC设计在掩模上创建或写入图案。最常见的掩模写入系统是基于可变形状光束(VSB)技术的单光束电子束工具。在操作中，一个掩模被插入到系统中，电子以射击的形式击中掩模。这反过来又使蒙版形成矩形形状。

基于vsb的掩模编写器是对传统光学掩模进行图形化的主力工具。但EUV掩模具有更小更复杂的特征，VSB太慢，无法对它们进行图案处理。

因此，业界需要一种新的掩模写入技术，即多波束掩模写入技术。IMS正在提供这些工具，而NuFlare正在开发一个。这些系统利用262,000个微小光束来加快EUV掩模的写入时间。多波束工具的写入时间是恒定的，需要12个小时左右来绘制所有的掩模。

这并不是EUV掩模需要多波束掩模写入器的唯一原因。该公司首席执行官Aki Fujimura表示:“另一个原因是需要更精确的电阻，特别是针对EUV，但也需要用于高级淋巴结的193i掩模。d2．“越精确的电阻速度越慢，这意味着暴露它们需要更多的能量。为了使这样的面具足够快地书写，需要在更短的时间内施加高能量，这可能会导致热问题。多波束掩模的热问题更少，因为任何给定暴露的能量都比VSB更分散在更大的区域，而且因为热量在十字线上的分布更均匀。”

在制版过程之后，掩模要经过单独的计量、蚀刻和检查步骤。如果掩模有缺陷，掩模制造商可以使用掩模修复系统修复部分或全部缺陷。有两种掩模修复工具，电子束和纳米加工。两者是相辅相成的。

电子束掩模修复工具供应商蔡司(Zeiss)的产品经理迈克尔•沃尔多(Michael Waldow)表示:“掩模修复工具必须跟上半导体行业特征尺寸不断缩小的步伐。”“另一个挑战是引入新的EUV PSM或高k EUV掩模。”

在电子束修复工具中，掩模被插入系统中。在工具内部，一束电子束击中掩模上的缺陷。光束与前体分子相互作用，可以修复不透明和清晰的缺陷。

对于5nm及以上，蔡司正在开发下一代掩模修复工具。该系统预计将于2021年发货，它包含了一个新的400伏电子束柱。该系统可以修复掩模和10nm及更小的挤压件上60nm半间距的缺陷。它可以修复桥梁，折线缺陷和紧凑的挤压。

与此同时，口罩修复工具供应商Bruker正在开发下一代纳米加工口罩修复系统。基本上，纳米加工工具使用基于afm的金刚石尖端来修复口罩缺陷。

布鲁克公司技术和产品开发总监杰夫·勒克莱尔说:“纳米机械加工和其他物理修复工艺将继续成为这些先进口罩修复工艺的关键部分。”“这些工艺的材料独立性对于去除掉落物和其他残余软缺陷污染至关重要，因为材料的特性通常是未知的。材料的独立性也是解决新材料组硬缺陷的一个优势，因为有效的硬缺陷修复只需要很少的额外工艺开发。”

结论
如今，EUV已经在7纳米和5纳米的工艺上投入生产。将EUV带到下一个节点并不是一项简单的任务。在这个问题上，许多活动的部分必须结合在一起。

但即使一切按计划进行，EUV在3nm及以上的工艺仍将保持复杂和昂贵，目前尚不清楚有多少芯片制造商能够负担得起。毫无疑问，这将是少数人。

有关的故事

多图型EUV Vs.高na EUV

EUV面临的挑战依然存在

发现EUV掩模中的缺陷