中文 英语

下一代晶体管


纳米片,或者更一般地说,栅极全能fet,标志着最先进节点晶体管结构的下一个重大转变。Lam Research计算产品副总裁David Fried与《半导体工程》杂志讨论了使用这些新型晶体管的优势,以及未来节点的无数挑战,特别是在计量领域。»阅读更多

晶体管在3nm达到临界点


半导体行业正在进行十多年来新晶体管类型的首次重大变革,转向称为全门(GAA) fet的下一代结构。虽然GAA晶体管尚未上市,但许多业内专家都想知道这项技术能持续多久,以及会有什么样的新架构取代它。除非有重大延误,今天的GAA…»阅读更多

高na EUVL:光刻技术的下一个重要步骤


“在2025年期间,我们预计将看到首款高na极紫外(EUV)光刻设备在大批量制造环境中推出。这些下一代光刻系统将是推动摩尔定律向逻辑2nm技术发展的关键。在这篇文章中,imec科学家和工程师参与准备这个主要引擎…»阅读更多

制造位:3月8日


在最近的SPIE高级光刻大会上,尼康公司介绍了一种双光束极紫外(EUV)光刻技术。尼康的EUV投影光学晶圆曝光机(EUV Power Machine)仍处于概念阶段,是为1nm左右的节点设计的。该系统的线分辨率最低为10nm。»阅读更多

预测3/2nm及以上的可靠性


芯片行业决心制造3/2nm甚至更远的半导体,但这些芯片不太可能是过去十年左右定义先进电子产品的复杂一体化soc。相反,它们很可能是系统中定义不同功能的众多瓷砖之一,其中最重要的是针对特定应用程序的高度专门化……»阅读更多

EUV在3nm及以下的挑战和未知


芯片行业正在为3nm及以上的极紫外(EUV)光刻技术的下一阶段做准备,但挑战和未知仍在继续堆积。在研发方面,供应商正在研究各种新的EUV技术,如扫描仪、电阻和掩模。这些将是达到未来工艺节点所必需的,但它们比目前的EUV pro更复杂和昂贵。»阅读更多

节点太远?


物理学是一位无情的大师。虽然半导体行业一直在积极开发新的晶体管结构,用于互连和衬里沟槽的新材料,以及缓解最低金属水平拥挤的新方法,但它也一直在玩一场加速的打地鼠游戏。无论何时出现问题,解决问题的方案永远不会完整,更多的问题…»阅读更多

制造3nm及以上的芯片


一些代工厂开始在研发中增加3nm的新5nm工艺。最大的问题是在那之后会发生什么。2nm及以上节点的工作正在顺利进行,但仍存在许多挑战以及一些不确定性。已经有迹象表明,由于各种技术问题,晶圆代工厂已经将3nm的生产计划推迟了几个月。»阅读更多

控制3nm及以上的变异性和成本


Lam Research执行副总裁兼CTO Richard Gottscho接受了《半导体工程》杂志的采访,讨论了如何在制造设备中利用更多来自传感器的数据,向新工艺节点的迁移,以及ALE和材料的进步,这些都可能对控制成本产生重大影响。以下是那次谈话的节选。SE:随着越来越多的传感器加入…»阅读更多

晶体管选择超过3nm


尽管成本飙升导致芯片规模放缓,但业界仍在继续寻找5到10年后的新型晶体管——尤其是2nm和1nm节点。具体来说,业界正在为3nm之后的下一个主要节点精确定位和缩小晶体管选择。这两个节点分别被称为2.5纳米和1.5纳米,预计分别在2027年和2030年出现。»阅读更多

←老帖子
Baidu