中文 英语

高密度和垂直排列的亚5纳米硅纳米线


东北大学、韩国科学技术研究院、庆尚大学等研究人员发表了一篇新的技术论文,题为“无催化剂合成亚5纳米硅纳米线阵列,具有大规模晶格收缩和宽带隙”。“在这里,我们准备了高度密集和垂直排列的5纳米以下的硅纳米线,其长度/直径方面为r…»阅读更多

缩放,高级包装,或两者兼而有之


芯片制造商在领先领域面临越来越多的挑战和权衡,在这一领域,工艺缩减成本已经过高,而且还在不断上升。虽然理论上可以将数字逻辑扩展到10埃(1nm)以下,但在这个节点上开发平面SoC的可能性似乎越来越小。在一个听过公关的行业里,这并不令人震惊。»阅读更多

将铜互连扩展到2nm


晶体管的比例在3nm达到了一个临界点,纳米片fet很可能取代finfet,以满足性能、功率、面积和成本(PPAC)的目标。类似地,一个重大的架构变化正在被评估为2纳米铜互连,这一举措将重新配置功率传输到晶体管的方式。这种方法依赖于所谓的地下电力轨道(BPRs)和…»阅读更多

下一代晶体管


纳米片,或者更一般地说,栅极全能fet,标志着最先进节点晶体管结构的下一个重大转变。Lam Research计算产品副总裁David Fried与《半导体工程》杂志讨论了使用这些新型晶体管的优势,以及未来节点的无数挑战,特别是在计量领域。»阅读更多

晶体管在3nm达到临界点


半导体行业正在进行十多年来新晶体管类型的首次重大变革,转向称为全门(GAA) fet的下一代结构。虽然GAA晶体管尚未上市,但许多业内专家都想知道这项技术能持续多久,以及会有什么样的新架构取代它。除非有重大延误,今天的GAA…»阅读更多

一周回顾:制造,测试


为了解决持续的全球芯片短缺问题,美国商务部上月底发起了一项“信息请求(RFI)”倡议,其中包括向多家半导体公司发送问卷。美国政府要求供应链的所有环节——生产商、消费者和中间商——自愿分享……»阅读更多

高na EUVL:光刻技术的下一个重要步骤


“在2025年期间,我们预计将看到首款高na极紫外(EUV)光刻设备在大批量制造环境中推出。这些下一代光刻系统将是推动摩尔定律向逻辑2nm技术发展的关键。在这篇文章中,imec科学家和工程师参与准备这个主要引擎…»阅读更多

英特尔雄心勃勃的路线图内幕


英特尔高级副总裁兼技术开发总经理Ann Kelleher接受了《半导体工程》杂志的采访,谈论了该公司新的逻辑路线图,以及光刻、封装和工艺技术。以下是那次讨论的节选。SE:英特尔最近公布了新的逻辑路线图。除了英特尔3,该公司还在研发英特尔20A。智慧……»阅读更多

当前和未来的包装趋势


《半导体工程》与日月光研究员William Chen一起讨论了IC封装技术趋势和其他话题;Amkor高级包装开发与集成副总裁Michael Kelly;QP Technologies母公司Promex总裁兼首席执行官Richard Otte;JCET全球技术营销高级总监Michael Liu;托马斯·乌尔曼,直接…»阅读更多

GAA晶体管在3/2nm的影响


随着栅极全能(GAA) fet取代3nm及以下的finfet,芯片行业将迎来晶体管结构的另一次变化,这为设计团队带来了一系列需要充分理解和解决的新挑战。GAA fet被认为是finfet的一个进化阶段,但对设计流程和工具的影响仍然预计是重大的。GAA fet将提供…»阅读更多

←老帖子
Baidu