10nm和7nm的BEOL问题(上)

半导体工程公司坐下来与克雷格·蔡尔德，高级经理和副总监，讨论前沿节点的后端问题GlobalFoundries”先进技术开发集成单元;Paul Besser，高级技术总监林的研究；大卫·弗里德，首席技术官Coventor；刘志坚，副处长联华电子的先进技术开发模块事业部;Anton deVilliers，东京电子制模技术总监和高级技术人员。以下是那次谈话的节选。

SE:你如何定义线路后端这些天吗?它在流程流中的哪里开始，在哪里结束?

孩子:从历史上看，它是由一个联系人开始的。第一个金属化层是铜。这是底线。所以你从这条线的中间出来，一直到铜和所有连接到凸起的东西。这是M0 M1，一直到凸起。这是历史上的情况。

贝瑟:考虑到需要降低线路前端的阻力，它将向下推多远?

孩子它开始变得有点模糊了。随着一切变得越来越小，阻力成为一个问题，线的中间和线的第一个后端开始模糊。我们是在线路的后端还是在线路的中间进行本地互连?是铜吗?是别的什么吗?

deVilliers:它越来越模糊了。如果你看看记忆世界中出现的东西，比如隐藏的字行，那是一块被埋在行中间的金属。这就模糊了。如果你看看这可能会对水平纳米线的逻辑产生什么影响，它们需要本地互连，将信号通道路由到线路中间的某个地方。您正在访问的设备明显处于中间位置。所以这里很模糊。它的后端也很模糊。包装被称为下一种扩大规模的方式。现在我们看到的异构3D有很多后端线路互连。Litho回来的尺寸是线中心的后端，我们有模糊的另一边。

SE:现在出现了哪些我们过去没有遇到过的新挑战?

刘RC延迟对线路后端来说是最具挑战性的。目前工业上使用的是有机硅酸盐，但其机械强度很弱。这促使人们进一步解决这个问题。

炸所以我们有良率、可靠性和RC延迟问题。除此之外，你还得加上成本。我们在后端看到越来越多的层。你在这些层中解决任何问题，你都要做5次，6次，7次或8次，这取决于你的堆栈。我们可以解决很多这样的问题。但是，如果你在每一个层次上都增加了大量的成本，然后在堆栈上重复，你首先就违背了扩展的目的。可靠性、RC、产量和成本是大问题。

孩子我们在这项技术上确实有独特的联系。7nm是最后一个光学节点吗?我们是否会尝试将光学技术扩展到7纳米以上?这是个问题的原因是，如果你回到几年前，氟化氪是很大的。它曾经是主力。193nm用于干燥。沉浸感正从门里探出头来。有几家公司投资了接下来的157nm技术。在一些会议上，人们抱怨157号的源功率和光束的复杂性。你必须疏散光束列车。 The masks were expensive. That all sounds very familiar. But weighing the cost of what you got in return was canceled. There is no 157 anywhere now. That whole equation of lambda over NA (wavelength of light divided by numerical aperture, or /NA) was taken completely off the table. Every company was forced to be clever. NA was improved. Resistive systems were improved. Once we ran out of that scheme, we started going to more complicated integration schemes. That’s where we are now. For 7nm, the integration schemes are incredibly complicated. The mask count is going through the roof. If you look at just the back end of the line, the mask count is equal to what not very long ago was the mask count for the whole process. And the cost is going through the roof.

炸:单线8级，通过8个关键掩模。

孩子:是的，它们都是浸入式的。覆盖是很重要的。谁来决定我们接下来做什么?是工程师的问题，还是高管的问题?他们可能会说你不能有199个面具。我们现在正处在一个非常关键的时刻。我们都知道可靠性和钢筋混凝土，但我们能负担得起吗?这就是我们现在面临的最大问题吗?

SE:这是个惊喜吗?还是一直在慢慢建立?

deVilliers:多年来，内存在这些领域一直处于领先地位。但最近情况有所改变，因为内存已经将战略转向3D。但记忆告诉我们，由于很多原因——电气特性、性能和成本——一定的缩放密度是不切实际的。我们不能继续在2D中缩放，所以我们必须转向3D。内存所做的是使平版印刷更有效率。我们有更多的边。如果您查看这里正在研究的集成，例如水平和垂直纳米线以及可能出现的一些更MLC(多级单元)规模的路径，那么一次litho通道可以获得多少条边?如果您可以从同一个石刻通中获得更多的边——在一个存储单元中，您可以从一个石刻通中获得128条边——那么您可以在用例中提高效率EUV或193年。这并不重要。我们需要尽可能高效地利用我们在litho上花的钱。这种模式根本没有多大变化。它没有悄悄降临到我们身上。这些边缘的成本很重要。我们必须用我们制造的零件赚钱。经济学一次又一次地给我们上了一课。

孩子:如果你看看RC的挑战，这是相关的。电介质缩放是一个挑战。电容缩放速度变慢了，所以对r有很大的压力。r有两个问题。首先，在单向模式下，要连接晶体管，你必须向上穿过几个通孔，穿过一条线，然后向下穿过几个通孔。这并没有得到应有的关注。这是通道电阻，和那个厚度没有缩放的屏障的电阻。我们得想办法降低势垒电阻。英特尔发表了一篇讨论无障碍集成的论文。希望这有用。但现在屏障的厚度没有缩放，我们需要一个导电屏障，我们需要弄清楚如何降低电阻。这引发了很多问题。

炸:在架构上没有范式的转变。但如果你从可路由性的角度看自对齐通道——这是一种集成技术——它可以让你通过排列它们并将它们放在单个曝光上来制造更密集的细胞。这并不是游戏规则的改变者，但很多这些技术加起来。

deVilliers记忆向我们展示了两个改变游戏规则的因素。一个是3D。逻辑没有部署的另一个游戏规则改变者是多层次细胞。有关于如何将存储器嵌入晶体管的讨论。但现在你必须重新做你库中的每一个标准单元格，这是巨大的。但它需要采用这样的思维过程，你可以用电来改变基本密度，所以你不必一直遵循这种疯狂的模式。我们面临着一个限制，那就是你不能有一个有太多面具的计划，以至于你赚不到钱。

SE: 3D是否改变了讨论，特别是在模具叠加和tsv?

孩子:从记忆的角度来看，很明显。从代工的角度来看，2.5 d而且3 d有承诺。但我们面临的问题是，有太多不同的客户和需求，提供3D解决方案几乎是一次性的。在我们能够有效地提供这种服务之前，它将能够赚钱。我们需要从3D中获得收益和足够的容量，使其物有所值。

炸:从逻辑角度来看，3D技术有潜力解决占地面积的问题。您可以在类似的占用空间中放入更多逻辑。但从根本上说，它并没有解决成本或密度问题。

刘我认为3D IC目前还不能解决这些问题。

SE:让我们转移一下话题。气隙研究到哪了?IBM在2007年引入了这个概念，但我们还没有看到太多。事实上，似乎只有英特尔在使用它。为什么?

刘:铸造工人需要建立气隙的设计规则。这将是一个挑战。

贝瑟你看到气隙有很大的拉力吗?

刘目前还没有，但我们必须为此做好准备。铸造人员需要对气隙结构进行大量的工艺裕度研究。我们需要了解如何应用这项技术。

孩子问题是如果你主动提供，他们就会来。你必须有非常可靠的设计规则和实现。IDM可以非常具体地进行设计和实现。但如果你向50个客户提供服务，你必须确保整个基础设施都到位。这就是延迟的原因。

炸这真的是我们几代人以来唯一的根本性电介质改进。介电常数在五、六代中一直是2.4。我们没有真正的电介质改进。如果气隙准备好了，就会有巨大的拉力。

孩子但是你必须设计它。

有关的故事
10nm和7nm的BEOL问题(下)
气隙的影响和成本;使用无衬管方法和钴减少RC延迟;EUV可能会有所作为。
10nm和7nm的BEOL问题(三)
EUV，金属化，自对准，ALD，以及铜的极限。
痛点在7nm处
随着IP和工具开始早期鉴定过程，预计会有更多的规则、变化和数据。
10nm vs 7nm
转移到下一个流程节点的经济效益已经不那么明显了。
互联互通挑战不断上升
电阻电容驱动需要新的材料和方法。
7nm Fab挑战
FinFET形成、掩模挑战和后端问题将使该节点变得困难和昂贵。