BEOL问题在10nm和7nm

美国半导体工程公司(Semiconductor Engineering)的高级经理兼副总监克雷格•蔡尔德(Craig Child)坐下来讨论了前沿节点后端线路的问题GlobalFoundries”先进技术开发集成单位;Paul Besser，高级技术总监林的研究;大卫·弗里德，首席技术官Coventor;刘志谦副处长联华电子的先进技术开发模块事业部;以及东京电子的图案技术总监、高级技术人员安东·德维利耶斯。以下是对话节选。查看第一部分，单击在这里．第二部分是在这里．

SE: EUV真的能为任何人省钱吗?

孩子如果这是一个完美的世界，一切都很顺利，是的。我们是单向的。旧的M1双向车很棒。现在我们有M1和M2做同样的事情。所以如果你可以用EUV来做，2D，你可以去掉很多遮罩。这将是一个巨大的好处。我们到了吗?不。

炸:我认为我们已经非常接近实施削减和削减。

孩子是的，这并不是因为技术不具备这个能力。而是其他一切都无法胜任。如果7nm和EUV同时准备好，成本将会有巨大的差异。但事实并非如此。5nm准备好了吗?“可能”?但在这一点上，我们甚至可以做双向的吗?我们不知道。

SE:我们来谈谈金属化。我们已经用了好几代的双大马士革工艺来制造线路和过孔，我们也一直在PVD中使用钽和氮化钽。我们是否可以将现有的材料和工具扩展到7nm及以上，或者我们是否需要一些新的东西？

贝瑟设计规则是模糊的。你可以看到铜的延伸，和PV的延伸。铜将被推到尽可能远的地方。已显示出衬垫的延伸。你可以看到第一部分是用CVD衬垫出来的。无论是CVD钌衬里还是钴衬里，你可能会在7nm处看到它。

deVilliers我们还需要认识到自我校准的实现。自我调整需要一些工具。这些系统具有独特的属性和特性。它们看起来不再像大马士革之流了。当你在一个或两个方向上自对准时，这些自对准意味着一组不同的材料具有不同的选择性。这意味着一种不同的取证方式。它暗示了一种不同的方式来接触金属，因为传统的大马士革工艺本质上不是自对齐的。这些集成非常不同，它们意味着不同的工具集。目前的工具组不足以在自对准模式下运行，也不足以运行材料类型以获得低电阻。在没有命名细节的情况下，有些系统必须在后端空间朝这个方向移动。

SE:那ALD呢?

炸ALD更符合适形，正因为如此，你又回到了横截面积缩放的问题。

贝瑟ALD的挑战在于我们正试图降低k，这样就改变了电介质的键合。你打开毛孔，ALD就会穿透。这就是为什么用CVD或ALD衬垫解决PVD势垒可能是第一步。但是除了通孔之外，你在其他地方看到自我校准了吗?

deVilliers:是的。自对准的一个极端的例子是在每一边用一个光刻通道制作一个32节距。有64张CD，它们都是自对齐的。100%的后端将需要某种程度的自校准，以便从路由拥塞的位置进行接触。当您第一次启动后端时，这是自校准非常热的地方。然后，一旦你进入一个标准光刻可以参与的维度，那么自对准的程度就会下降。

SE:这对总成本有什么影响?它是对额外时间的补偿，还是增量?

炸这要看是什么计划。自我调整是一个非常宽泛的范畴。没有一个答案可以解决所有的问题。《记忆》戏剧性地改变了这个话题。当你进入3D结构时，你需要在一个过程中切割许多设备的边缘，比特成本会急剧上升。但并非每个自我调整方案都有一个答案。

SE:铜业会发展到什么程度?

孩子这取决于我们在哪里完成5nm。显然是7nm处的铜。在一定的间距和线宽上，铜开始不如其他金属有利，无论是钴还是钌作为散装填充材料。问题是5nm在哪里结束。这都与我们是否有EUV以及我们将如何塑造它交织在一起。但在某一点上，无论是36nm, 34 nm还是32nm，钴获胜，钌开始获胜，这就是我们看到交叉点的时候。我们现在看不到。我们将在未来看到它。问题是什么时候。是5nm，还是更晚?

deVilliers是的，问题是它是什么。是钌、钴，还是其他即将出现的物质?所以在这方面，使用的大部分金属将是铜。如果这种自对齐技术让我们摆脱了前两层金属的路由拥塞挑战，那我们就讨论铜是否能帮我们解决这个问题。所有的注意力都集中在一两个层面上。

SE:最大的芯片制造商可以在设计中定制这些层。但其他人呢?

孩子是的，如果你是一个IDM，你可以共同优化钴或任何你正在使用的东西，你可以这样做。但如果你向客户提供全面的服务，那就很难了。你必须这样设计。

SE:电阻、线路宽度和其他方面的可变性如何?

炸我经常听到的是，如果分配更紧，公司会接受更糟糕的名义RC。它们真正的意思是，如果你能将整个分布很好地拟合到之前的分布中，那么这将是一个设计优势。这真的很难做到。你总能听到设计界人士站起来说，‘收紧界限，我就会采取更糟糕的名义。“最终的结果是，他们并不是真的想要那样。

deVilliers这取决于你如何定义一行的中间和后端。每次都得到不同的答案。

孩子而铜价正在跌至较低水平。但一些客户正在减少本地互连步骤和接触步骤，并通过新颖的集成技巧将铜推得越来越低。这就是钴可能进入并取代钨的地方，一旦你有了它，就很难把它移走。钌有很大的挑战，因为它的电阻率是平坦的。我们都在等待第一个芯片的问世。

有关的故事
10nm和7nm的BEOL问题(第一部分)
随着RC延迟的增加，线路与中线模糊，可靠性和良率变得更加难以实现，成本飙升。
10nm和7nm的BEOL问题(第二部分)
气隙的影响和成本;使用无衬里方法和钴来减少RC延迟;在这个领域，极紫外可能会有所突破。
为什么EUV这么难
有史以来最复杂的技术之一即将推出。这就是为什么它花了这么长时间，为什么它仍然不是一个确定的事情。
蚀刻技术进展
原子层蚀刻(ALE)终于走到了芯片制造技术的前沿。