中文 英语

标签:气隙

打破了2 nm障碍
通过马克LaPedus- 2月18日,2021 -评论:4

芯片制造商继续进步与晶体管技术的最新流程节点,但这些结构中的互联正在努力跟上。芯片行业正在几个技术解决互连的瓶颈,但许多这些解决方案还在研发,不得出现有一段时间了,可能直到2 nm,预计t…»阅读更多

更多的数据,更Memory-Scaling问题
通过布来安梅奥1月- 14,2021 -评论:0

所有类型的记忆正面临压力,要求增加更大的容量,更低的成本,更快的速度,降低权力每天处理新数据产生的冲击。是否行之有效的记忆类型或新方法,需要继续保持缩放前进随着我们对内存的需求增长速度加速。“数据的新经济…»阅读更多

系统:10月1日
通过杰夫Dorsch- 01年10月,2019 -评论:0

跳的差距微芯片的准粒子沿界面传播的金属和介质材料可以减少电子元件引起的问题的解决方案,根据国际的工程师团队。说:“今天无处不在的微电子芯片Akhlesh Lakhtakia,埃文·普大学教授和教授查尔斯·戈弗雷粘合剂工程年代……»阅读更多

使用空气间隙减少BEOL寄生电容
通过迈克尔Hargrove- 10月19日,2017 -评论:0

减少back-end-of-line (BEOL)互连寄生电容为先进技术节点发展仍是一个重点。多孔性能介电材料被用来实现减少电容,然而,这些材料仍然很脆弱和容易的可靠性问题。最近,气隙被成功纳入14纳米技术[1],和众多方案……»阅读更多

英特尔在包
通过埃德·斯珀林2017年5月- 08 -评论:1

高级研究员马克•波尔和英特尔的流程架构和集成主管,坐下来与半导体工程讨论日益增长的重要性multi-chip集成在一个包,越来越强调异质性,期望在7和5 nm。下面是采访的摘录。SE:有一个走向更多的异构性的设计。英特尔显然……»阅读更多

管理寄生晶体管的性能
通过凯瑟琳德比郡1月30日,2017 -评论:3

基本方程描述晶体管行为依赖于参数如通道掺杂,栅氧化层的电容,电阻和源极和漏极之间的通道。集成电路产业的大部分历史,这些已经足够了。“寄生”或“外部”抗性和功放结构外的晶体管已经足够小discoun……»阅读更多

BEOL问题10 nm和7海里(第2部分)
通过埃德·斯珀林- 04年1月,2017 -评论:3

半导体工程坐下来讨论问题的线在前沿和克雷格的孩子节点,高级经理、副主任(getentity id = " 22819 " e_name = " GlobalFoundries”]先进技术开发集成单元;高级技术总监保罗•贝瑟(getentity id = " 22820 "评论=“研究”);首席技术官David炸(getentity id = " 22210 " e_name……»阅读更多

不确定性的增加5 nm, 3海里
通过马克LaPedus12月19日,2016 -评论:4

一些芯片制造商增加10 nm finFET过程,与7海里指日可待,研发已经开始5海里。事实上,一些已经在场上移动全速前进。[getentity id = " 22586 "评论=“台积电”)最近宣布计划建立一个新的工厂在台湾,耗资157亿美元。该工厂是针对生产台积电5和3 nm流程,制作……»阅读更多

BEOL问题10 nm和7海里(第1部分)
通过埃德·斯珀林12月- 15,2016 -评论:5

半导体工程坐下来讨论问题的线在前沿和克雷格的孩子节点,高级经理、副主任(getentity id = " 22819 " e_name = " GlobalFoundries”]先进技术开发集成单元;高级技术总监保罗•贝瑟(getentity id = " 22820 "评论=“研究”);首席技术官David炸(getentity id = " 22210 " e_name……»阅读更多

互连挑战上升
通过马克LaPedus- 6月27日,2016 -评论:1

芯片制造商正在酝酿他们14 nm finFET过程,与10 nm和7海里将船可能在今年晚些时候或明年。10 nm, IC供应商确定规模的两个主要部分(getkc id = " 185 " kc_name = " finFET "]熔晶体管和互联。一般来说,晶体管扩展仍将具有挑战性的高级节点。除此之外,互联…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2022 SMG |服务条款|隐私政策
Baidu