中文 英语

更多的数据,更多的内存扩展问题

DRAM、闪存和新存储器的挑战依然存在。

受欢迎程度

所有类型的存储器都面临着压力,因为需要更大的容量、更低的成本、更快的速度和更低的功率来处理每天产生的新数据的冲击。无论是完善的内存类型还是新颖的方法,随着我们对内存的需求以加速的速度增长,需要继续进行工作以保持向前扩展。

“数据是这个世界的新经济,”美光科技开发高级副总裁纳加·钱德拉塞卡兰(Naga Chandrasekaran)在最近的IEDM会议上的一次全体会议上表示。

钱德拉塞卡兰举了一些例子来说明数据的爆炸式增长。仅就医疗保健而言,该行业在2013年就产生了153 eb的数据,这个数字到2020年可能会增长15倍。还有100亿台移动设备正在使用中,每台移动设备都将生成、存储、共享和传输新的数据集。在全球范围内,每天产生的数据总量约为2.5亿亿字节,而且这个数字还在迅速上升。

这一波数据是2020年芯片行业增长的一大推动力。在本周举行的SEMI行业战略研讨会上,分析师指出,这是芯片行业持续增长的一大意外,尽管预计数字将因疫情而下降。

IDC实现技术和半导体项目副总裁马里奥·莫拉莱斯(Mario Morales)表示:“内存是一个重要的元素。“内存增长10.8%。但NAND增长了30%以上。”

所有这些数据在其整个生命周期中都需要内存,IEDM的演示展示了三种类型的内存的三个主要关注点:DRAM、NAND闪存和新兴技术。

DRAM扩展的挑战
动态随机存取记忆体仍然是大多数解决方案的关键组成部分。它是经过验证的,便宜,而且一般可靠。但它也远非完美。IEDM强调的三个问题涉及rowhammer,感觉边缘,和门堆栈。

美光的钱德拉塞卡兰表示:“在DRAM设备方面,随着横向缩放的持续,我们面临着排锤的挑战,这是一种众所周知的现象,当字线不断被处理(即被锤击)时,电荷倾向于积聚在界面的陷阱位置。”“后来,当这些电荷被释放时,由于漂移扩散,它们会迁移到邻近的位,并导致电荷增益。这可能会导致数据丢失,并对安全构成挑战。”

漂移的电荷会慢慢地干扰相邻细胞的内容物——每次都是一点点。在快速连续的足够时间后,受害单元可以在下一个刷新周期之前失去状态。

Wendy Elsasser,杰出的工程师手臂表示同意。“行锤仍然是一个重要的安全问题,在多篇论文中已经记录了比特如何翻转来访问内存的安全区域,”她说。

图1:当电荷阱释放电子时,排锤的示意图,然后这些电子可以迁移到邻近的电池。来源:微米/ IEDM

图1:当电荷阱释放电子时,排锤的示意图,然后这些电子可以迁移到邻近的电池。来源:微米/ IEDM

这不是一个新问题,但基本问题是每一代人都在恶化。钱德拉塞卡兰说:“当我们用平面缩放来测量DRAM时,相邻单元效应可能会变成近邻单元效应,更多的单元往往会受到影响。”“随着我们继续扩大更薄的dram,这个问题只会变得更糟。”

因为要彻底消除这一问题具有挑战性,所以解决方案集中在控制上——要么发布早期刷新以重新建立任何削弱的单元,要么在达到限制后阻止进一步访问。JEDEC增加了一些模式和命令,主要针对DRAM芯片和DRAM控制器,但这些都是缓解措施,而不是根本问题的解决方案。

逻辑可以添加到DRAM本身,以检测可能的攻击,内存IP创造者一直致力于构建更强大的保护。该公司高级技术营销经理Vadhiraj Sankaranarayanan指出:“我们使用硬件逻辑来检测此类访问,然后主动限制对这些行的访问Synopsys对此.“但它并没有那么有效。另一种方法是主动刷新那些被破坏的行相邻的行。”

出于性能和功率方面的考虑,检测攻击的部分职责已经交给了控制器。Sankaranarayanan补充说:“在控制器中可以采用多种技术,因为控制器是协调进入通道的流量的人。”

至于根本原因,晶胞改进工程的努力仍在继续,但越来越窄的晶胞使这成为一个持续的挑战——特别是当需要保持合理的模具尺寸并最小化任何额外的加工或材料成本时。

扩展DRAM的下一个挑战是缩小感测放大器的裕度。钱德拉塞卡兰说:“当电池电容降低时,感觉边际会减少,这促使我们增加纵横比,并引入新材料。”“但即使使用最理想的介电材料——气隙——位线电阻/电容特性也会随着我们的缩放而受到挑战,因为两条位线之间几乎没有空间。这限制了我们可以使用的电介质材料,最终挑战了我们的感官边际。”

图2:高-Κ金属门可以提供比目前用于dram的传统SiON门更高的驱动。来源:微米/ IEDM

图2:高-Κ金属门可以提供比目前用于dram的传统SiON门更高的驱动。来源:微米/ IEDM

此外,更小的晶体管也间接导致了感觉边际的减少。他说:“随着传感器放大器的晶体管面积减小,我们可以获得更好的阵列效率,阈值电压变化将会增加。”这对模拟电路来说是一个特别的挑战,它将需要持续的工作来继续扩展。

图3:高-Κ金属门既减少了变化,又提供了比SiON门更好的模拟匹配。来源:微米/ IEDM

图3:高-Κ金属门既减少了变化,又提供了比SiON门更好的模拟匹配。来源:微米/ IEDM

使用DRAM传统的低成本门堆栈进行扩展也遇到了功耗和性能问题。Chandrasekaran表示:“高性能CMOS多晶硅栅与氧化氮化硅栅技术一直是DRAM行业几十年来的主流。”“这是众所周知的,这是一个非常好的成本解决方案。然而,在满足EOT(等效氧化物厚度)缩放以满足功率和性能方面,它面临着几个挑战。”

另一种解决方案是高k栅氧化物和金属栅CMOS。这两种技术在逻辑技术世界中都很常见,是内存CMOS缩放的一个有吸引力的选择。这也将提供更好的驱动,更少的变化,和晶体管匹配特性。

但这不仅仅是转换过程的简单问题。在内存中采用这种技术将需要仔细的设备工程,以实现外围和边缘设备,并与阵列集成具有良好的兼容性。所有这些都需要在保持DRAM令人垂涎的可承受性的同时实现。

3D flash缩放挑战
从平面到3D堆叠NAND闪存通过在新方向上增加电池尺寸,暂时缓解了存储电子太少的问题。但随着层数的增加(已经达到数百层),串电流、集成CMOS晶体管和物理稳健性将需要引起注意。

当字符串变长时,字符串当前正在标记。Chandrasekaran说:“增加垂直比例肯定会挑战管柱电流,使传感操作更加困难。”串电流必须一路向下穿过层,然后再向上。层数越多,这条路径的电阻性就越大,电流就越低。

图4:用于3D NAND结构的垂直NAND单元(左)和侵略性节点的阈值变化(右)。来源:微米/ IEDM

图4:用于3D NAND结构的垂直NAND单元(左)和侵略性节点的阈值变化(右)。来源:微米/ IEDM

一个特别的挑战是通道材料是多晶硅,迁移率降低,强烈依赖于晶粒尺寸和陷阱密度。“在这些高纵横比结构中控制晶粒尺寸是一个巨大的挑战。因此,我们需要新的沉积和处理方法。”

另外,新材料可能有助于保持管柱电流的完整性。他说:“有几种新材料也被认为是替代通道材料,这可能会改善管柱电流。”“但它们也在可靠性机制和电池特性本身方面提出了新的挑战。”

进一步的行间距缩放(垂直的)也有帮助,但它减小了电池的大小,向存储过少电子的方向移动。如果字行音高继续缩放,这将最终达到一个极限,并减少3D NAND中较大单元尺寸的优势。他说:“从长远来看,电池将没有足够的空间,我们将面临与平面NAND相同的挑战,即少电子效应。”

图5:3D NAND闪存单元中存储的电子数量在从平面排列的转换中急剧增长,但继续缩放可能会使该数字下降。来源:微米/ IEDM

图5:3D NAND闪存单元中存储的电子数量在从平面排列的转换中急剧增长,但继续缩放可能会使该数字下降。来源:微米/ IEDM

与此同时,外围电路需要过渡到更先进的CMOS处理,以保持所需的功率和性能。这与DRAM中迁移到高-Κ金属门的需求相呼应——为了满足存储单元和逻辑的要求,需要仔细的设备工程。

最后,随着层数的增加,如何保持芯片足够薄,以满足手机等低调应用的需要,同时又要保持足够多的硅以满足强大的处理能力,就成了一个挑战。钱德拉塞卡兰表示:“在未来几代中,为了满足移动解决方案的外形和封装要求,硅顶部有源器件的厚度将高于硅本身的厚度。”“这带来了新的后端处理挑战,晶圆翘曲成为一个大问题。晶圆的模具强度和处理将成为推动我们后端设备技术发展的新挑战。”

新兴记忆挑战
许多技术都在竞争成为下一个主要技术非易失性内存.这些包括相变存储器(极化),电阻随机存取存储器(RRAM / ReRAM),磁阻的内存(MRAM),在开发过程的早期,铁电随机存取存储器(FeRAM)和相关电子RAM (CERAM)。虽然PCRAM已经冲击了英特尔交叉点存储器的生产,而且STT-MRAM正在看到越来越多的集成,这些技术中没有一个能够在今天独领风骚。主要的挑战主要与可靠性和新材料的使用有关。

MRAM是这场竞赛中最有希望的参赛者之一。“MRAM是一种利用材料的磁性状态来存储信息的存储器,这与DRAM和闪存等基于电荷的存储器有很大不同,”孟Zhu解释说心理契约.虽然这听起来很简单,但mram也比现有的存储器更难制造,因为它们的层很薄,而且这些层使用的材料也不同。

同样,PCRAM细胞依赖硫属化合物。rram依赖于一种薄绝缘材料。而FeRAM需要能转换成铁电态的材料。CERAM的研发还很早期,它的组成还不确定,但可能会有新的材料和精细的组装。

图6:根据正在构建的RRAM的类型,在比特单元中使用的各种材料都是候选的。来源:微米/ IEDM。

图6:根据正在构建的RRAM的类型,在比特单元中使用的各种材料都是候选的。来源:微米/ IEDM。

对于所有这些新的内存类型来说,问题是它们如何经得起时间的考验,以及如何处理数百万次读/写操作。Chandrasekaran说:“许多领先的新兴内存解决方案面临着新的可靠性机制挑战,需要理解这些挑战。”

与其他一些技术相比,MRAM技术发展得更远,它为重要的细节提供了一个很好的例子。“MRAM的主要分解机制是其薄MgO屏障的磨损,”朱说。“当屏障有缺陷时,如针孔或材料弱点,结的电阻会随着时间逐渐降低,也可能导致a电阻突然下降(分解)”。

其他内存类型还没有识别和管理它们自己的可靠性机制。耐久性和数据保留的问题仍然存在,细胞抗性随时间的演变是至关重要的——特别是当细胞被考虑用于模拟存储器,用于机器学习的内存计算等应用程序时。

更困难的是,许多这种新型存储电池对温度很敏感,而且它们的材料可能不能很好地与一些公认的气体和其他传统半导体工艺中使用的化学物质相互作用。

钱德拉塞卡兰说:“在这些先进的存储解决方案中使用的大多数材料都对温度和化学物质敏感。”“这需要在我们的晶圆厂引入低温处理和环境控制,同时也限制了知名气体和化学物质的使用,因为它们往往会与电池材料发生反应并影响其性能。这样的限制不仅会使加工这些材料变得困难,而且还会增加成本。”要使这些存储器进入主流,就必须定义一种既能使用较低温度又能防止化学细胞降解的流。

虽然在IEDM上提出的挑战清单并非详尽无遗,但它为行业提供了一系列具有挑战性的改进,以便保持规模以跟上不断变化的系统需求。更多的数据需要更多的处理和内存,有很多方法可以解决这个问题。但没有一种方法可以解决所有问题,随着生成的数据越来越多,引入的内存类型也越来越多,还会有更多尚未发现的问题出现。

-Ed Sperling对本文也有贡献。

相关的
NVM可靠性的挑战和权衡
解决了什么,没有解决什么,以及为什么这些不同的技术如此重要。
新的非易失性存储器内部
没有完美的记忆,但肯定有很多竞争者。
3D NAND的垂直缩放竞赛
更激烈的竞争,商业不确定性,更困难的制造过程。
DRAM、3D NAND面临新挑战各种各样的记忆和商业前景都在地图上,有时真的是这样,前面有很多困惑。
AI系统中的内存访问
内存选择如何影响功率和性能。



留下回复


(注:此名称将公开显示)

Baidu