中文 英语

标签:成本

晶体管和集成电路架构的未来
通过马克LaPedus- 2021年3月18日-评论

《半导体工程》杂志与英伟达制造与工业全球业务发展主管陈杰(Jerry Chen)坐下来讨论了芯片缩放、晶体管、新架构和封装;Lam Research计算产品副总裁David Fried;KLA营销和应用副总裁Mark Shirey;以及D2S首席执行官藤村昭。以下是节选…»阅读更多

自适应测试取得进展
通过安妮Meixner- 2020年11月10日-评论:0

不是所有的设备都以同样的方式进行测试，这是一件好事。质量、测试成本和产量促使产品工程师采用属于自适应测试的测试过程，自适应测试使用测试数据来修改后续的测试过程。但是要执行这样的技术，需要后勤支持数据分析，以及支持基于测试的更改…»阅读更多

3D分区
通过凯瑟琳德比郡- 2019年5月23日-意见:2

提高晶体管密度的最好方法不一定是把更多的晶体管塞到一个芯片上。摩尔定律的原始形式表明，设备密度大约每两年翻一番，而成本保持不变。它依赖于这样一种观察，即不管在硅片上印刷多少器件，加工后的硅片的成本都保持不变，而这反过来又依赖于litho…»阅读更多

22nm工艺
通过埃德·斯珀林- 2018年7月19日-评论:0

GlobalFoundries生产线管理高级总监Jamie Shaeffer谈到了FD-SOI与批量技术的比较，它将在哪里使用，为什么使用，以及未来的堆叠选项。https://youtu.be/2i7GJRxcNRs»阅读更多

技术讲座:MCU内存选项
通过埃德·斯珀林- 2018年5月17日-意见:0

GlobalFoundries的嵌入式内存副总裁David Eggleston谈到了嵌入式非易失性内存与封装系统的优缺点。https://youtu.be/6KoQTFbFVCo»阅读更多

如何选择正确的记忆
通过安Mutschler- 2018年4月2日-评论:0

说到设计内存，没有一刀切的方法。考虑到内存类型和使用场景的长列表，系统架构师必须绝对清楚其应用程序的系统需求。第一个决定是是否将内存作为SoC的一部分放在逻辑芯片上，还是将其作为片外内存。“延迟和时延之间的权衡……»阅读更多

更小、更快、更便宜——但不同
通过埃德·斯珀林- 2018年3月22日-评论:0

“更小、更快、更便宜”的老口号已经从芯片层面转移到了电子系统层面，这引发了一些有趣的问题，即真正的价值是在哪里产生的。更小的登机口尺寸、线路宽度和空间，至少在未来十年将继续保持几乎直线。在纳米尺度上使用E打印三维特征的能力…»阅读更多

EUV会杀死多图案吗?
通过大卫阿伯克龙比- 2017年1月19日-评论:0

当我在2010年底第一次开始研究双图版(DP)工具时，已经有人说这可能是一个没有结果的项目，或者至少是一个非常短暂的项目，因为极紫外(EUV)光刻技术即将出现，并将淘汰所有的多图版(MP)。好吧，在我开始这个项目的第七年，我可以清楚地听到马克·吐温的回声，报告……»阅读更多

10nm和7nm的BEOL问题(上)
通过埃德·斯珀林- 2016年12月15日-意见:5

美国半导体工程公司(Semiconductor Engineering)与先进技术开发集成部门高级经理兼副主管克雷格·蔡尔德(Craig Child)坐下来讨论前沿节点的后端问题;Paul Besser，高级技术总监[getentity id="22820" comment="Lam Research"];David Fried, CTO at [getentity id="22210" e_name…]»阅读更多

Fab技术内部指南
通过马克LaPedus- 2016年4月21日-评论:0

《半导体工程》与GlobalFoundries先进技术开发副总裁Matt Paggi坐下来讨论晶圆厂技术。以下是那次谈话的节选。SE:是什么推动了目前半导体的需求?帕吉:你知道今年全球半导体收入的增长情况。全球半导体市场有高峰也有低谷。»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu